[VHDL编程] Synthesis-and-Simulation

说明：Synthesis and Simulation Design Guide，Xilinx公司的FPGA逻辑综合与仿真，英文版的。-Synthesis and Simulation Design Guide
<杨阳> 在 2025-02-08 上传 | 大小：1.43mb | 下载：0

[VHDL编程] my-scaler

说明：图像缩放源代码，该代码支持输入bmp文件格式，输出bmp格式。-Image scaling source code, which support the input bmp file format, the output bmp format.
<HaiboMeng> 在 2025-02-08 上传 | 大小：9kb | 下载：0

[VHDL编程] dataflow-description

说明：这个文件给出了一个四位比较器的数据流描述算法。-This document gives a four comparator data flow descr iption algorithm.
<范晶晶> 在 2025-02-08 上传 | 大小：9kb | 下载：0

[VHDL编程] source_file

说明：图像传感器数字控制模块，verilog编写，内涵ADC接口，FPGA验证通过。-image sensor digital controller module
<引文> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] I2C_Test

说明：I2C接口模块，用于连接符合I2C总线接口标准协议的传感器或者其他设备。FPGA验证通过-I2C bus interface
<引文> 在 2025-02-08 上传 | 大小：8.66mb | 下载：0

[VHDL编程] FPGA-clock-for-chess

说明：数字电路课程设计 FPAG的棋类时钟设计 -FPGA clock for chess
<张洁文> 在 2025-02-08 上传 | 大小：397kb | 下载：0

[VHDL编程] V0p10

说明：完整的基于verilog HDL语言UART代码~-Complete based verilog HDL language UART code to
<ronglihua> 在 2025-02-08 上传 | 大小：336kb | 下载：0

[VHDL编程] simple_clock

说明：基于ｆｐｇａ的简单时钟，可以作为本科课程设计的内容，用ｖｅｒｉｌｏｇ编写的-Fpga-based simple clock, as the content of the undergraduate curriculum design with verilog prepared
<> 在 2025-02-08 上传 | 大小：1.72mb | 下载：0

[VHDL编程] pwm_8

说明：8输入来控制八种不同占空比的pwm波产生，分别为12.5 ，25 -8 inputs to control the eight different duty cycle of the PWM wave generating, were 12.5 , 25 ....
<Michale> 在 2025-02-08 上传 | 大小：3kb | 下载：0

[VHDL编程] 1602

说明：这是一个基于fpga的，1602显示子程序，开发语言verilog hdl-This is a 51 microcontroller-based project set development language c++
<wanle> 在 2025-02-08 上传 | 大小：759kb | 下载：0

[VHDL编程] vhdl

说明：vhdl YCBCR2RGB 111 11的转换-vhdl YCBCR2RGB
<jason> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] VGA

说明：基于EPM240的VGA接口实验，在电脑显示屏上实现了两个框-Based on the EPM240 the VGA interface experiment, two boxes on the computer screen
<yeguowu> 在 2025-02-08 上传 | 大小：10kb | 下载：0