[VHDL编程] 16-bit-A-DCa16-bit-DAC-VHDL

说明：16-bit Analogue to Digital Converter&16-bit Digital to Analogue Converter VHDL source code.在modelsim下仿真通过-16-bit Analogue to Digital Converter & 16-bit Digital to Analogue Converter VHDL source code. Simulated in m
<fangshan> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] 2-to-4-Decoder-with--Configuration

说明：2-to-4 Decoder with Testbench and Configuration This set of design units illustrates several features of the VHDL language including: Using generics to pass time delay values to design entities. Design hierarchy u
<fangshan> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] divider-code

说明：本文档为FPGA的开发程序，用verilog语言实现了出发操作，欢迎参考。-This document is a the FPGA development program, verilog language starting operation, welcomed the reference.
<秦艳召> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] crc16-

说明：本文档描述了一种CRC校验的方法，开发语言为verilog。程序自己写的，包括测试代码。欢迎参考-This document describes a CRC checksum method development language verilog. Write their own procedures, including test code. Welcome reference
<秦艳召> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Led_seg7

说明：本文件给出了一个七段数码管的verilog代码，并附上测试代码。-This document gives a seven-segment digital tube verilog code, and attach the test code.
<秦艳召> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] dualram

说明：本文件给出了一种双口RAM的代码，开发语言为verilog。测试可用，欢迎下载-This document gives a dual-port RAM code verilog development language. Test is available, welcome to download
<秦艳召> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] digital-clock-use-lcd

说明：使用飓风2号试验板,利用液晶显示星期，数码管显示时间-use cyclone2 board,use lcd to show the week,use seg to show the time
<行者无疆> 在 2025-02-08 上传 | 大小：1.63mb | 下载：0

[VHDL编程] leda

说明：实现1：LED流水灯A 实现了可控的LED跑马灯-Achieve 1: LED light water A controllable LED Marquee
<郑旗> 在 2025-02-08 上传 | 大小：394kb | 下载：0

[VHDL编程] AsgPart4

说明：verilog prormmaing language exercises, introduction-verilog prormmaing language exercises, introduction
<topfun> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Autoseller_verilog

说明：基于FPGA实现的自动售货机，采用verilog语言实现-Vending machines based on FPGA verilog language
<小梦> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Function_clock_generate

说明：基于FPGA实现的实时闹钟，在DE2—115开发板上通过验证，实现报时，定时，时间调整等功能-Based on verified DE2-115 development board FPGA to achieve real-time alarm, timekeeping, timing, time adjustment
<小梦> 在 2025-02-08 上传 | 大小：2kb | 下载：0

[VHDL编程] HalfbandDec

说明：基于FPGA开发的11阶半带升余弦FIR滤波器，用在阅读器基带滤波时的抽取滤波器使用，采用verilog语言实现。-Raised cosine FIR filter based FPGA development 11 order of half-band decimation filter used in reader baseband filtering, using verilog language implementation.
<小梦> 在 2025-02-08 上传 | 大小：1kb | 下载：0