[VHDL编程] rc_flt

说明：基于FPGA实现的64阶升余弦FIR并行滤波器，采用iso18000.6c标准实现，具有很好的低通滤波效果，已通过后仿上板验证，采用verilog语言实现。-64 order raised cosine FIR FPGA-based parallel filters, implemented using iso18000.6c standard with a low-pass filtering effect imitation on
<小梦> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] uart_regs

说明：通过动手实践，熟悉使用Quartus II设计FPGA的方法-By hands-on practice, familiar with the method of using Quartus II design FPGA
<凉均兄> 在 2025-02-08 上传 | 大小：920kb | 下载：0

[VHDL编程] Project

说明：通过动手实践，熟悉Altera基本宏功能的产生和实现方法-Incurred and realized by hands familiar with Altera Basic macro functions
<凉均兄> 在 2025-02-08 上传 | 大小：135kb | 下载：0

[VHDL编程] video_systems.tar

说明：H264 decoder on Stratix VI-H264 decoder
<peter> 在 2025-02-08 上传 | 大小：439kb | 下载：0

[VHDL编程] develop_frame_find

说明：基于FPGA中OFDM中的帧检测，由于采用简化算法，采用较少的复数乘法器，易于硬件实现，且节省资源，采用verilog实现.-fr a me detection based on FPGA for OFDM, a simplified algorithm, using less complex multiplier, easily implemented in hardware, and save resources, the SNR
<> 在 2025-02-08 上传 | 大小：313kb | 下载：0

[VHDL编程] develop_Phase_Tracking

说明：基于FPGA实现，OFDM基带通信中的剩余相位检测，具有很好的性能，采用verilog语言。-FPGA-based the remaining OFDM baseband communication phase detection, has a very good performance, verilog language.
<小枫> 在 2025-02-08 上传 | 大小：214kb | 下载：0

[VHDL编程] cntm60v

说明：基于VHDL的60进制计数器代码，可以实现六十进制计数-60 binary counter based on the VHDL code can be achieved sexagesimal counting
<包东生> 在 2025-02-08 上传 | 大小：310kb | 下载：0

[VHDL编程] ImageRotate

说明：利用verilog实现图像旋转。本程序是基于XILINX公司的ISE实现的。-Verilog image rotation. This procedure is based on XILINX' s ISE.
<xufang> 在 2025-02-08 上传 | 大小：4.71mb | 下载：0

[VHDL编程] sequence_detect

说明：串行数据检测器，检测数据中是否存在10010，用FSM编写，在modelsim中仿真通过，功能上符合要求-Serial data detector detects data exists 10010, with FSM write, through simulation in modelsim functionality required
<liangldai> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] syn_FIFO

说明：同步FIFO，主要用于数据缓存，给异步FIFO打下基础，是个不错学习例子，在ncverilog中仿真通过-Synchronous FIFO, mainly used for the data cache, and lay the foundation to the asynchronous FIFO, is a good example of learning through simulation in ncverilog
<liangldai> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] drink_sell_machine

说明：用verilog HDL编写的投币机，能实现单种饮料的够买找零-Written in verilog HDL slot machines, enough to buy a single beverage give change
<liangldai> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] fpga_Stepper-motor

说明：通过状态机控制步进电机的转动方向和转动角度-Through the state machine to control the direction of rotation of the stepper motor and the rotation angle
<Weimiao Cai> 在 2025-02-08 上传 | 大小：106kb | 下载：0