[VHDL编程] verilogcalculator

说明：简易的计算器，可实现加减乘除运算，采用verilog编写-Simple calculator, addition, subtraction operation can be realized using verilog prepared
<zhou> 在 2025-02-22 上传 | 大小：37kb | 下载：0

[VHDL编程] calculator

说明：简易的计算器，可实现加减乘除运算，采用verilog编写-Simple calculator realized by verilog,which could operate addition and subtraction process
<zhou> 在 2025-02-22 上传 | 大小：1.2mb | 下载：0

[VHDL编程] clock

说明：数字钟，采用电平触发，可以切换显示模式。-Digital clock, trigger level, you can switch the display mode.
<tsubasa> 在 2025-02-22 上传 | 大小：290kb | 下载：0

[VHDL编程] screen_1

说明：符合avalon总线接口的LED控制软核-Avalon bus interface LED control soft-core
<liguangmin> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] rtl

说明：Verilog 蜂鸣器唱歌程序 同时可以显示音调大小-The Verilog buzzer singing program
<仇贤雷> 在 2025-02-22 上传 | 大小：8kb | 下载：0

[VHDL编程] vhdl-programming-by-example

说明：This book was written to help hardware design engineers learn how to write good VHDL design descr iptions. The goal is to provide enough VHDL and design methodology information to enable a designer to quickly write goo
<Ricardo Brito> 在 2025-02-22 上传 | 大小：1.81mb | 下载：0

[VHDL编程] VHDL

说明：eda开发中认识各种d触发器的功能程序-d triggers development of eda function program
<as> 在 2025-02-22 上传 | 大小：124kb | 下载：0

[VHDL编程] biyesheji

说明：信号发生器的源代码，VHDL实现，带有ASK，FSK等功能-The signal generator source code, VHDL, with features such as ASK, FSK
<whisky> 在 2025-02-22 上传 | 大小：5.89mb | 下载：0

[VHDL编程] FPGA_tbench

说明：一个actel公司fpga测试台程序，经过编译可以成功运行-A actel company fpga test program can run successfully compiled
<guxinyu> 在 2025-02-22 上传 | 大小：3kb | 下载：0

[VHDL编程] djk2

说明：一个模仿了CPU运算器的VHDL小程序，纠结了好几天，终于搞明白了希望能榜上点忙-A parody of the VHDL program in the CPU power, tangled for several days, finally figured it out hope standings point busy
<dujingkai> 在 2025-02-22 上传 | 大小：305kb | 下载：0

[VHDL编程] 3

说明：数码管显示，加上计数器，基础的verilog语言-Digital display, plus the counter, based on verilog language
<苏汉阳> 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] 12_lcd_spi

说明：这个一份fpga的lcd显示一张图片的源代码-about lcd
<renlulu> 在 2025-02-22 上传 | 大小：3.54mb | 下载：0