文件名称:verilogcalculator
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
简易的计算器，可实现加减乘除运算，采用verilog编写-Simple calculator, addition, subtraction operation can be realized using verilog prepared
(系统自动生成,下载前可以参看下载内容)
下载文件列表
基于verilog 语言的4位计算器（邱云辉）\jisuanqi.cr.mti
.....................................\jisuanqi.mpf
.....................................\vsim.wlf
.....................................\work\addsub\verilog.asm
.....................................\....\......\_primary.dat
.....................................\....\......\_primary.vhd
.....................................\....\addsub
.....................................\....\..._1\verilog.asm
.....................................\....\.....\_primary.dat
.....................................\....\.....\_primary.vhd
.....................................\....\add_1
.....................................\....\divide\verilog.asm
.....................................\....\......\_primary.dat
.....................................\....\......\_primary.vhd
.....................................\....\divide
.....................................\....\jisuanqi\_primary.dat
.....................................\....\........\_primary.vhd
.....................................\....\jisuanqi
.....................................\....\........_tb\verilog.asm
.....................................\....\...........\_primary.dat
.....................................\....\...........\_primary.vhd
.....................................\....\jisuanqi_tb
.....................................\....\..weimul\verilog.asm
.....................................\....\........\_primary.dat
.....................................\....\........\_primary.vhd
.....................................\....\jiweimul
.....................................\....\........_tb\_primary.dat
.....................................\....\...........\_primary.vhd
.....................................\....\jiweimul_tb
.....................................\....\mu\verilog.asm
.....................................\....\..\_primary.dat
.....................................\....\..\_primary.vhd
.....................................\....\mu
.....................................\....\_info
.....................................\....\_temp
.....................................\work
.....................................\计算器说明书.txt
基于verilog 语言的4位计算器（邱云辉）
.....................................\jisuanqi.mpf
.....................................\vsim.wlf
.....................................\work\addsub\verilog.asm
.....................................\....\......\_primary.dat
.....................................\....\......\_primary.vhd
.....................................\....\addsub
.....................................\....\..._1\verilog.asm
.....................................\....\.....\_primary.dat
.....................................\....\.....\_primary.vhd
.....................................\....\add_1
.....................................\....\divide\verilog.asm
.....................................\....\......\_primary.dat
.....................................\....\......\_primary.vhd
.....................................\....\divide
.....................................\....\jisuanqi\_primary.dat
.....................................\....\........\_primary.vhd
.....................................\....\jisuanqi
.....................................\....\........_tb\verilog.asm
.....................................\....\...........\_primary.dat
.....................................\....\...........\_primary.vhd
.....................................\....\jisuanqi_tb
.....................................\....\..weimul\verilog.asm
.....................................\....\........\_primary.dat
.....................................\....\........\_primary.vhd
.....................................\....\jiweimul
.....................................\....\........_tb\_primary.dat
.....................................\....\...........\_primary.vhd
.....................................\....\jiweimul_tb
.....................................\....\mu\verilog.asm
.....................................\....\..\_primary.dat
.....................................\....\..\_primary.vhd
.....................................\....\mu
.....................................\....\_info
.....................................\....\_temp
.....................................\work
.....................................\计算器说明书.txt
基于verilog 语言的4位计算器（邱云辉）