[VHDL编程] iic_module

说明：根据仿顺序操作思想编写的IIC模块,能实现eepROM的读写操作-IIC module According to the copy written order operation thought ,which can realize the eepROM reading and writing operation
<车驰> 在 2025-03-01 上传 | 大小：2.96mb | 下载：0

[VHDL编程] Signal-generator-

说明：信号发生器（方波，三角波，正弦波，锯齿波，正弦波）幅值，频率可调-Signal generator (square wave, triangle wave, sine wave, sawtooth wave, sine wave) amplitude, frequency adjustable
<李冰> 在 2025-03-01 上传 | 大小：3kb | 下载：0

[VHDL编程] BCH

说明：BCH 是纠错能力可控的纠错编码，是循环码的子类． 介绍了BCH 码的编码原理和设计方法，在特定信道和调制方式下对经过BCH 编码的系统进行仿真，分析BCH 码在特定信道下的编码增益.-BCH is error correction ability of controllable error correction coding, is a subclass of cyclic code. Introduces BCH code codi
<周明新> 在 2025-03-01 上传 | 大小：252kb | 下载：0

[VHDL编程] bank

说明：实现输入，输出显示的银行前台显示，并对输入进行检错输出-Realization of the input, the output shows the bank front display
<侍云杰> 在 2025-03-01 上传 | 大小：33kb | 下载：0

[VHDL编程] taxi-fee

说明：①根据出租车的档位和计时电路的协同工作计算费用； ②通过路程计价：起步价 5元 ，当MODE=0，低速档（每秒按汽车行驶10M，每百米加价0.1元）； MODE=1，高速档（每秒按汽车行驶30M计算，每百米加价0.2元） ③通过LCD显示：第一行：DISTANCE（路程） 第二行：MONEY（车费） ④复位功能：RST高电平有效实现复位； ⑤时钟分频：50MHZ的时钟分频为秒钟。 -① According
<侍云杰> 在 2025-03-01 上传 | 大小：3kb | 下载：0

[VHDL编程] traffic-light

说明：基于FPGA环境下的交通灯的代码设计，实现在sparntan 3e环境下的仿真和运行。-Code design based on the traffic lights in the FPGA environment, and run the simulation environment sparntan 3e.
<侍云杰> 在 2025-03-01 上传 | 大小：16kb | 下载：0

[VHDL编程] using-LCD-display-welcome-to-china

说明：LCD循环右移显示Welcome to China-using LCD display welcome to china
<li> 在 2025-03-01 上传 | 大小：16kb | 下载：0

[VHDL编程] TPS75733

说明：主要一款电源芯片，市面上比较流行。电源处理芯片，最大输出电流为3A，输出电压为3.3V。贴片封装-Mainly a power chip, market is more popular. Power supply processing chip, the maximum output current of 3A, 3.3V output voltage. Patch package
<gongbinbin> 在 2025-03-01 上传 | 大小：269kb | 下载：0

[VHDL编程] wireless-communication-MATLAB

说明：无线通信中的matlab代码和fpga代码-Matlab code and fpga code in the wireless communications
<qiuyusong> 在 2025-03-01 上传 | 大小：215kb | 下载：0

[VHDL编程] EP8_FTESR

说明：FPGA/系统设计/altera/康芯公司设计-FPGA/system design
<chenshi> 在 2025-03-01 上传 | 大小：1.98mb | 下载：0

[VHDL编程] Final

说明：乘法器,模拟两个0-99的数相乘，将结果显示在7段数码管上，可FPGA平台烧制~-Multiplier, two 0-99 multiplying the number of analog, the results displayed in the 7-segment digital tube, may FPGA platform firing ~
<LastSun> 在 2025-03-01 上传 | 大小：528kb | 下载：0

[VHDL编程] EXP1

说明：FPGA的系统设计，是初学者的练习好工具，对嵌入式开发有了初步认识。-FPGA system design, beginners of practice good tools
<chenshi> 在 2025-03-01 上传 | 大小：393kb | 下载：0