资源列表
[VHDL编程] Detecta_Header
说明:Detect header 7EH in a serial communication<banhallem> 在 2025-02-28 上传 | 大小:242kb | 下载:0
[VHDL编程] FSM_Recepcion
说明:Finite State Machine to receive data froma pc ina serial communication-Finite State Machine to receive data froma pc ina serial communication<banhallem> 在 2025-02-28 上传 | 大小:243kb | 下载:0
[VHDL编程] Prueba_RS232
说明:Its only a schematic of probe to complete the sending of data through rs232<banhallem> 在 2025-02-28 上传 | 大小:536kb | 下载:0
[VHDL编程] decoder_case
说明:verilog hdl program for decoder<Basanta Aryal> 在 2025-02-28 上传 | 大小:1kb | 下载:0
[VHDL编程] decoder_ca
说明:coder for different modules in verilog<Basanta Aryal> 在 2025-02-28 上传 | 大小:1kb | 下载:0
[VHDL编程] decoder
说明:coder for different modules in verilog<Basanta Aryal> 在 2025-02-28 上传 | 大小:2kb | 下载:0
[VHDL编程] decode
说明:codes for different modules in verilog<Basanta Aryal> 在 2025-02-28 上传 | 大小:2kb | 下载:0
[VHDL编程] decode12
说明:codes for different modules in verilog<Basanta Aryal> 在 2025-02-28 上传 | 大小:3kb | 下载:0
[VHDL编程] decoder-and-encoder
说明:codes for different modules in verilog<Basanta Aryal> 在 2025-02-28 上传 | 大小:4kb | 下载:0