资源列表
[VHDL编程] Synopsys_90nm_lib_course-OpenSPARC
说明:开源可扩充处理器架构.源代码Synopsys_90nm_lib_course-OpenSPARC_labs_final_041509-Synopsys 90nm lib course-OpenSPARC labs final 041509<http> 在 2025-03-01 上传 | 大小:4.01mb | 下载:0
[VHDL编程] OpenSPARC_FPGA_Tutorial_16
说明:开源可扩充处理器架构.源代码OpenSPARC_FPGA_Tutorial_16-OpenSPARC FPGA Tutorial 16<http> 在 2025-03-01 上传 | 大小:4.02mb | 下载:0
[VHDL编程] vhdl-tablegame
说明:基于vhdl的乒乓球比赛设计:用发光二极管作为球,按键为发球和击球,21分为一局。有5个发光二极管,第三个当做网,过了网才可击球,否则对方加一分,直至有一方达到21分比赛结束。-Vhdl-based design of table tennis: the light-emitting diode as the ball, the ball and hitting the key for 21 points For one coun<lit> 在 2025-03-01 上传 | 大小:2kb | 下载:0
[VHDL编程] juzhenjianpan
说明:矩阵键盘 可实现矩阵键盘带数码管显示 方便改写-Matrix keyboard<史殿龙> 在 2025-03-01 上传 | 大小:14kb | 下载:0
[VHDL编程] water_led_design
说明:一个项目吧,但是结构很完整,基本上都是必须的部分了,虽说只是流水灯-A project, but the structure is complete and basically essential part, although only light water<磨国钰> 在 2025-03-01 上传 | 大小:42kb | 下载:0
[VHDL编程] synchronism_design
说明:fpga中往往会遇到跨时钟,或者异步时钟,这就需要涉及到时钟的同步问题。-often will be in the fpga experience across clock or asynchronous clock, which relates to clock synchronization issues<磨国钰> 在 2025-03-01 上传 | 大小:61kb | 下载:0
[VHDL编程] edge_tech_design
说明:verilog的边沿检测技术,在fpga信号处理中应用相当的大,这也是一门艺术-the the verilog edge detection technology, in fpga signal processing is quite large, and this is an art<磨国钰> 在 2025-03-01 上传 | 大小:37kb | 下载:0
[VHDL编程] uart_fifo_design
说明:关于uart PC调试的FIFo 通信设计,经过n次设计 1024 无数次发送没出现bug-On the uart PC debug FIFO communication design, designed after n times of 1024 numerous times to send no bug<磨国钰> 在 2025-03-01 上传 | 大小:179kb | 下载:0