[VHDL编程] state-machine

说明：状态机的基本概念； 如何写好状态机； 使用工具分析FSM。-state machine
<段永远> 在 2025-03-01 上传 | 大小：462kb | 下载：0

[VHDL编程] state-machine

说明：pdf描述状态机的基本概念，外加三种状态的源代码-state machine
<段永远> 在 2025-03-01 上传 | 大小：661kb | 下载：0

[VHDL编程] PWM

说明：LPC1768 PWM脉宽调制，源码。-LPC1768 PWM pulse width modulation , the source code.
<yingjun> 在 2025-03-01 上传 | 大小：241kb | 下载：0

[VHDL编程] Digital-frequency-meter

说明：基于单片机的数字频率计论文，结构简单易实现，附有模块电路图。-Microcontroller-based digital frequency of papers, the structure is simple and easy to achieve, attached to the module circuit.
<guoyaping> 在 2025-03-01 上传 | 大小：532kb | 下载：0

[VHDL编程] cordic

说明：用verilog实现的一个基于流水线结构的正余弦信号发生器，六级流水线-Verilog realize a pipeline structure of the sine and cosine signal generator , six pipeline
<郭良谦> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] how-to-write-testbench

说明：如何写好testbench,针对verilog语言-how to write testbench，aimed to verilog
<郭良谦> 在 2025-03-01 上传 | 大小：246kb | 下载：0

[VHDL编程] vcs_simulation_mannual(Edition2)

说明：VCS-verilog compiled simulator是synopsys公司的产品,这是VCS得技术手册-a technical mannual of vcs
<郭良谦> 在 2025-03-01 上传 | 大小：174kb | 下载：0

[VHDL编程] ModelSim

说明：modelsim全套中文手册，非常实用，资料全面，适合初学者-a technical mannual of modelsim in chinese
<郭良谦> 在 2025-03-01 上传 | 大小：2.17mb | 下载：0

[VHDL编程] VHDLBasicExperimentSJTU

说明：上海交大几个基础VHDL 实验的代码,包括分频器，计数器，七段计数器，状态机，锁存器等-Shanghai Jiaotong University and a few experiments of basic VHDL code, including the frequency divider, timer, seven segment counter, state machines, latches, etc.
<魏玉萍> 在 2025-03-01 上传 | 大小：845kb | 下载：0

[VHDL编程] v8_ID-12345678

说明：JLINK v8固件arm仿真器程序，直接烧写就可以-JLINK v8
<xxxxx> 在 2025-03-01 上传 | 大小：26kb | 下载：0

[VHDL编程] ThBird

说明：雷鸟车尾灯设计，采用VERILOG语言开发，大家可以逐渐熟悉状态机实验。-Thunderbird car taillight design, using VERILOG language, everyone can become familiar with the state machine experiment.
<仲崇鑫> 在 2025-03-01 上传 | 大小：396kb | 下载：0

[VHDL编程] ShiftReg

说明：算术移位寄存器和逻辑移位寄存器的简单设计，内附详细説明。-Arithmetic shift register and logic shift register of simple design, containing a detailed descr iption.
<仲崇鑫> 在 2025-03-01 上传 | 大小：435kb | 下载：0