[VHDL编程] baoshi

说明：（1）当计时器运行到59分49秒开始报时，每名叫1s就停叫1s，共鸣叫6响，前5响为低音，频率为740Hz；最后一响为高音，频率为1KHz； （2）至少要有分秒显示。 -(1) when the timer operation to 59 49 seconds to strike the start point, each named 1 s stop call 1 s, resonance that six ring, bef
<郭慧> 在 2025-03-01 上传 | 大小：38kb | 下载：0

[VHDL编程] guangbobaoshi

说明：（1）当计时器运行到59分49秒开始报时，每名叫1s就停叫1s，共鸣叫6响，前5响为低音，频率为740Hz；最后一响为高音，频率为1KHz； （2）至少要有分秒显示-) when the timer operation to 59 49 seconds to strike the start point, each named 1 s stop call 1 s, resonance that six ring, before 5
<郭慧> 在 2025-03-01 上传 | 大小：38kb | 下载：0

[VHDL编程] Quick51jump

说明：quick51基本跳线设置表，用于基础quick51开发环境跳线设置-quick51 jump
<王正> 在 2025-03-01 上传 | 大小：13kb | 下载：0

[VHDL编程] FPL2010_v20100901_publicado

说明：Rapid Prototyping of Radiation-Tolerant Embedded Systems on FPGA.
<fangjiali> 在 2025-03-01 上传 | 大小：573kb | 下载：0

[VHDL编程] clock

说明：实现数字电子时钟功能，包括时，分，秒，可显示-Implemented digital electronic clock function, including, points, seconds, can show
<张扬> 在 2025-03-01 上传 | 大小：1.42mb | 下载：0

[VHDL编程] channel_fir

说明：用于无线通信数字基带的信道选择滤波器，verilog代码-Used for wireless digital baseband channel selection filter, verilog code
<黄巾> 在 2025-03-01 上传 | 大小：4kb | 下载：0

[VHDL编程] vhdl

说明：用vhdl语言实现的电子时钟加闹铃，程序结构紧凑，由于FPGA的时钟很快，所以时钟非常准确-Electronic clock and alarm, vhdl language program structure is compact, very quickly due to the FPGA clock, the clock is very accurate
<蔡国峰> 在 2025-03-01 上传 | 大小：179kb | 下载：0

[VHDL编程] pie_encode

说明：符合EPC C1G2协议的 数字基带 PIE编码模块源代码-The agreement with EPC C1G2 digital baseband PIE coding module source code
<黄巾> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] clk_gen

说明：符合EPC C1G2协议的 数字基带 全局同步时钟产生模块源代码-The agreement with EPC C1G2 digital baseband global synchronous clock produces module source code
<黄巾> 在 2025-03-01 上传 | 大小：2kb | 下载：0

[VHDL编程] crc

说明：crc校验模块verilog源代码，符合EPC C1G2协议-The agreement with EPC C1G2 digital baseband crc verify module source code
<黄巾> 在 2025-03-01 上传 | 大小：2kb | 下载：0

[VHDL编程] clock-design-verilog-Fpga

说明：verilog设计的计时表，数字电路设计，FPGA-using verilog design watch, digital circuit design, FPGA
<Nee> 在 2025-03-01 上传 | 大小：1.46mb | 下载：0

[VHDL编程] gau66

说明：高斯算法方面的文档，非常详细的设计流程，真的很不错哦，有机会合作-Gaussian algorithm documentation, very detailed design process, really good, oh, there are opportunities for cooperation.
<luogui> 在 2025-03-01 上传 | 大小：1.5mb | 下载：0