[VHDL编程] 61i_piplined_divider_v2_0_vhdl

说明：pipeline divider+Xilinx ISE
<rocky> 在 2025-03-11 上传 | 大小：18kb | 下载：0

[VHDL编程] 61i_sqrrt_cordic_v2_0_vhdl_ise

说明：SQRT+ Cordic ISE Xilinx
<rocky> 在 2025-03-11 上传 | 大小：38kb | 下载：0

[VHDL编程] 61i_reloadable_da_fir_v8_0_vhdl_ise

说明：FIR Filter+Xilinx ISE
<rocky> 在 2025-03-11 上传 | 大小：94kb | 下载：0

[VHDL编程] zhengxianxinhaofashengqi

说明：本设计结合了EDA技术和直接数字频率合成（DDS）技术。EDA技术是现代电子设计技术的核心，是以电子系统设计为应用方向的电子产品自动化的设计技术。DDS技术则是最为先进的频率合成技术，具有频率分辨率高、频率切换速度快、相位连续、输出相位噪声低等诸多优点。-The design that combines EDA technology and Direct Digital Synthesis (DDS) technology. EDA t
<zjl> 在 2025-03-11 上传 | 大小：855kb | 下载：0

[VHDL编程] clock

说明：多功能数字时钟设计的源程序,可以实现计时\闹钟\鸣笛等基本功能多功能数字时钟 可报时 调整时间-Multi-functional digital clock timekeeping adjustment time
<yuhui> 在 2025-03-11 上传 | 大小：347kb | 下载：0

[VHDL编程] dividing-an-odd-number-

说明：Verilog语言实现奇数分频1比1；简单易实现。-Verilog realize dividing an odd number 1-1 Simple easy to realize.
<maochiheng> 在 2025-03-11 上传 | 大小：1kb | 下载：0

[VHDL编程] Multiplier_quartus-II8.0

说明：在quartus II8.0中实现乘法器，进过仿真验证过的，没有问题。-In quartus II8.0 realization in on time-multiplier, entered the simulation validated, no problem.
<maochiheng> 在 2025-03-11 上传 | 大小：1.47mb | 下载：0

[VHDL编程] POC

说明：用VHDL语言设计一个并行输出控制器POC，作为系统总线个打印机的借口-The purpose of this project is to design and simulate a parallel output controller(poc) which acts an interface between system bus and printer. The Altera’s Maxplus II EDA tool is reco
<张帆帆> 在 2025-03-11 上传 | 大小：465kb | 下载：0

[VHDL编程] Quartus-book

说明：很好的一份初学者参考教程,有利于初学者快速地掌握Quartus ii的操作方法。-A good reference for beginners tutorial will help beginners to quickly master the Quartus ii methods of operation
<biyuming> 在 2025-03-11 上传 | 大小：12.29mb | 下载：0

[VHDL编程] VideoTimingGen

说明：详细描述了VGA时序控制，通过仿真是正确的-A detailed descr iption of VGA timing control, simulation is correct
<liuxin> 在 2025-03-11 上传 | 大小：1kb | 下载：0

[VHDL编程] poc04008307

说明：设计一个并行输出控制器，可以连接系统总线和打印机- The purpose of this project is to design and simulate a parallel output controller (POC) which acts an interface between system bus and the printer.
<anny> 在 2025-03-11 上传 | 大小：441kb | 下载：0

[VHDL编程] USB_FPGA

说明：基于Cyclone EP3C25的USB与CY60183传递数据的FIFO Verilog HDL源代码（FPGA端程序）-The program is a communication source code about USBCyclone EP3C25 transfering data via FIFO with CY60183 (only FPGA source code(verilog HDL) is included)
<lee> 在 2025-03-11 上传 | 大小：1kb | 下载：0