资源列表
[VHDL编程] electric_timer_qutus
说明:用verilog语言编写,主要是在FPGA中实现一个简易电子表的作用,利用时钟实现控制六个数码管的显示-With verilog language, mainly in the FPGA the role of a simple spreadsheet, use the clock to achieve control of six digital display<xiao > 在 2025-03-11 上传 | 大小:688kb | 下载:0
[VHDL编程] UART_verilog
说明:带波特率发生器的FPGA_UART串口通信代码,使用ISE10.1综合应用过,通过计算调整两个参数baud_frequcy,baud_limit可适用于多种波特率下的UART传输-With a baud rate generator FPGA_UART serial communication code, use ISE10.1 integrated application before, by calculating the adju<rick lee> 在 2025-03-11 上传 | 大小:365kb | 下载:0
[VHDL编程] demo_MEMtest
说明:DE2-70 memory 测试 sdram/ssram/flash-based on FPGA DE2-70 memory test<韩贵黎> 在 2025-03-11 上传 | 大小:16.74mb | 下载:0
[VHDL编程] demo_LCDdisplay
说明:DE2-70 LCDdisplay验证 FPGA-DE2-70 LCDdisplay authentication<韩贵黎> 在 2025-03-11 上传 | 大小:7.98mb | 下载:0
[VHDL编程] demo_segController
说明:DE2-70 SEG7_CONTROLLER FPGA<韩贵黎> 在 2025-03-11 上传 | 大小:17.19mb | 下载:0
[VHDL编程] The-Design-Warriors-Guide-to-FPGAs
说明:the design warriors guide to fpga<vishnupriya> 在 2025-03-11 上传 | 大小:3.5mb | 下载:0
[VHDL编程] intelligent-function-generetor
说明:本设计采用综合设计方法使用FPGA来实现智能函数发生器,它由六个波形产生模块及波形选择输出模块组成,波形选择模块的输出q接在D/A转换的数据端,就可以在D/A输出端得到想要的其中之一的任一种光滑的波形。-VHDL \FPGA \EDA<yellow> 在 2025-03-11 上传 | 大小:115kb | 下载:0