资源列表

« 1 2 ... .35 .36 .37 .38 .39 2440.41 .42 .43 .44 .45 ... 4311 »

[VHDL编程seqdet

说明:用VERILOG 语言进行的序列检测器设计,初学者多用于练习。-Sequence detector design
<zhangxina> 在 2025-03-12 上传 | 大小:25kb | 下载:0

[VHDL编程ambe_rf

说明:用verilog写了AMBE100控制器,代码风格非常好,简单功能强大,测试代码也有,便于交流-Wrote AMBE100 controller using verilog code style is very good, simple and powerful, test code is also to facilitate the exchange
<林文兴> 在 2025-03-12 上传 | 大小:18kb | 下载:0

[VHDL编程Verilog

说明:基于verilog HDL编写的各种实例。。里面记载了计数器,全加器,等等的代码。-Based on various examples written in verilog HDL. . Recording the counter, full adder, and so the code.
<黄灿灿> 在 2025-03-12 上传 | 大小:242kb | 下载:0

[VHDL编程Traffic-Light-Controller

说明:verilog语言实现交通指示灯的设计,红绿黄灯亮的时间间隔不同,由时钟控制。-Verilog language realization the design of the traffic lights
<zhangxina> 在 2025-03-12 上传 | 大小:19kb | 下载:0

[VHDL编程Gerhard-Fettweis-at-BWRC-2009-09-18

说明:Signal processing and its implementation for LTE-Advanced
<saravanan> 在 2025-03-12 上传 | 大小:7.92mb | 下载:0

[VHDL编程hahatu

说明:让FPGA的输出正确的VGA时序,方面修改和嵌入到你的项目里面,可以查看VGA的时序。-The FPGA to the VGA output of the correct timing, in modified and embedded into your project which you can view the VGA timing.
<DMANO> 在 2025-03-12 上传 | 大小:1.19mb | 下载:0

[VHDL编程MyDDR

说明:分析FPGA如何控制DDR,这个方法是自己倍频而不是把倍频过程放进IPCORE里面处理-Analysis of how to control the FPGA DDR, this method is its frequency multiplier rather than the process inside the handle into the IPCORE
<DMANO> 在 2025-03-12 上传 | 大小:8.99mb | 下载:0

[VHDL编程sram1

说明:这个是FPGA最简单控制SRAM的方法之一,可以直接嵌套到你们的代码中,建议先看时序分析-This is the simplest control SRAM FPGA one of the methods can be nested directly to your code, look at the timing analysis proposed
<DMANO> 在 2025-03-12 上传 | 大小:147kb | 下载:0

[VHDL编程dead

说明:PWM波形的取反,以及死区的设置。验证程序是正确的。-PWM waveform inversion, and the dead zone settings. Verification process is correct.
<孔令军> 在 2025-03-12 上传 | 大小:3kb | 下载:0

[VHDL编程CRC-8

说明:VHDL code for CRC-8 computing using 32 bit input (parallel)
<stefanovic> 在 2025-03-12 上传 | 大小:1kb | 下载:0

[VHDL编程fifo

说明:cy7c68013 fifo代码,可实现in配置-cy7c68013 fifo code can be realized in the configuration
<dingxing> 在 2025-03-12 上传 | 大小:3kb | 下载:0

[VHDL编程cy7c68013fpga_code

说明:cy7c68013的fpga配置代码,verilog语法-cy7c68013 the fpga configuration code, verilog syntax
<dingxing> 在 2025-03-12 上传 | 大小:369kb | 下载:0
« 1 2 ... .35 .36 .37 .38 .39 2440.41 .42 .43 .44 .45 ... 4311 »

源码中国 www.ymcn.org