[VHDL编程] VHDL5.2

说明：In this report the design, implementation and testing of a Combination State Lock Machine from the given information, all of the design steps will be carried out using altera Max Plus II software package.
<zyad> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] div

说明：我做的一个用VHDL语言的十分频程序，已通过验证，简单易学-I do a very frequent use VHDL language program, has been validated, easy to learn
<周三强> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] technolgoy

说明：基于FPGA和LVDS技术的光缆传输技术-Longterm cable transmission technology based on FPGA and LVDS technology
<xing> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] compare

说明：比较器，四位的比较器，verilog的语言编写的，可以用-The comparator, the comparator four, Verilog language, can be used
<hx> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] 12864VHDL

说明：12864液晶显示程序 VHDL的源代码，可以简单显示字符。-12864 display
<tao> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] mapper

说明：个人编写的wimax协议的映射部分程序，可以实现ask、bpsk、16qam和64qam四种调制功能，使用查表的方式实验，程序简单易懂！-Wimax protocol mapping part of the program was written by individuals, you can ask, BPSK, 16qam and 64qam four kinds of modulation functions, the use o
<master> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] project2_1

说明：3:8译码器，HDl verilog语言编写，能在DE2上运行-3:8 decoder, HDl verilog language, able to run on the DE2
<董凯明> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] keyscan

说明：用verilog语言写的简单的键盘扫描代码，适合初学者，用alter的软件编写的程序代码。-Using verilog language to write simple keyboard scan code, suitable for beginners, with alter software program written code.
<郑先生> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] I2C

说明：for I2C communication wit read/write
<kyu> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] TEN

说明：异步的十进制计数器程序源代码，实现十进制计数-TEN CONTER
<afu> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] VD_212_correction

说明：对田耘等所著《无线通信FPGA设计》中第324页代码错误进行了更正，并对代码进行了注释。同时给出了测试激励文件。-Tian Yun and other book Wireless Communications FPGA design on page 324 of the code error has been corrected, and the code of the comments.At the same time gives
<LIU-Jianlinag> 在 2025-03-14 上传 | 大小：239kb | 下载：0

[VHDL编程] fpu_double

说明：The Verilog version of the code is in folder “fpu_double”, and the VHDL version is in folder “double_fpu”. There is a readme file in each folder, and a testbench file to simulate each core. These cores are designed t
<丁一> 在 2025-03-14 上传 | 大小：239kb | 下载：0