资源列表
[VHDL编程] VHDL-Reference-Manual(-Synario-)
说明:Synario的VHDL教程,介绍VHDL语言的主要结构和设计要点(如何综合、如何实现、如何规划程序架构)-Synario the VHDL tutorial introduction to the VHDL language, structure and design of the main points (how comprehensive, how, how to structure the planning process)<许武松> 在 2025-03-15 上传 | 大小:1.04mb | 下载:0
[VHDL编程] coding_and_synthesis_with_verilog
说明:In the semiconductor and electronic design industry, Verilog is a hardware descr iption language (HDL) used to model electronic systems. Verilog HDL, not to be confused with VHDL (a competing language), is most commonly<nataraja> 在 2025-03-15 上传 | 大小:28kb | 下载:0
[VHDL编程] AHB_APB_leon_verilogSIM.tar
说明:vhdl code amba master slve etc<JP> 在 2025-03-15 上传 | 大小:244kb | 下载:0
[VHDL编程] vhdl-tutorial
说明:here is the vhdl tutorial by peter<vishal> 在 2025-03-15 上传 | 大小:311kb | 下载:0
[VHDL编程] EEPROMVerilog-HDL
说明:EEPROM的Verilog HDL源代码,代码全-EEPROM of the Verilog HDL source code, code all. . . . . . . .<tangtso> 在 2025-03-15 上传 | 大小:513kb | 下载:0