资源列表

« 1 2 ... .64 .65 .66 .67 .68 2369.70 .71 .72 .73 .74 ... 4311 »

[VHDL编程as_fifo3

说明:用FIFO实现FPGA实现大量数据的缓存,便于大数据量交换。-FPGA implementation using FIFO to achieve large amounts of data cache, a large amount of data to facilitate exchange.
<xzq> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程DE2_115_PS2_DEMO

说明:DE2-115开发板ps2接口驱动测试源码,对fpga开发者提供参考-DE2-115 development board test ps2 interface driver source, provide a reference for fpga developer
<谢帅> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程multiplier2

说明:八位乘法器 顶层文件为multiplier2-8 bit multiplier
<卫薇> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程VHDL-Cookbook.ZIP

说明:VHDL cookbook by Peter J.Ashenden. Very good experience and examples.
<sean> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程counternew

说明:counter program in verilog
<Senthil> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程rsa_512_latest.tar

说明:512位RSA VHDL 算法,使用了蒙哥马利模乘算法,该程序写的有些麻烦,但是对于初学者学习是够了。-512 bit RSA VHDL algorithm,it is open cores.it is very good for beginers to study.
<呼延郎> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程AVER

说明:用vhdl实现数值的平均,用quartus||实现编译下载-Using vhdl average values, with quartus | | realized compiled download
<kempwangkai> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程temp

说明:用fpga/cpld驱动温度传感器lm75,用数码管显示温度-With fpga/cpld drive temperature sensor lm75, with digital display temperature
<刘慧忠> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程ALU

说明:在Sparten3E上实现4位操作数、3位指令ALU功能,包含7段数码管的译码显示。具有异步清零功能。-Implemented on Sparten3E 4-bit operand, 3 instruction ALU functions, including the 7-segment display decoder. With asynchronous clear function.
<潘海智> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程MIPS

说明:用verilog编写的简单的类MIPS多周期流水化处理器实现,基本功能包括9条指令和两位动态分支预测,压缩包里的word详细说明了结构中的细节-Written by verilog simple class multi-cycle pipelined MIPS processor, the basic features include 9 instruction and two dynamic branch prediction, co
<csy> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程STEP_MOTO_V1(3C10)

说明:3c10 步进电机 FPGA驱动程序 verilog编写-3c10 step move moto controled by FPGA program write by verilog
<Jeff_yin> 在 2025-03-15 上传 | 大小:234kb | 下载:0

[VHDL编程sixty_test1

说明:模六十计数器,在basys2实验板上选择右边两个数码管计数,从0到59.依次加一。-count sixty
<veruslana> 在 2025-03-15 上传 | 大小:234kb | 下载:0
« 1 2 ... .64 .65 .66 .67 .68 2369.70 .71 .72 .73 .74 ... 4311 »

源码中国 www.ymcn.org