[VHDL编程] Based-on-FPGA-of-FIR-filters

说明：基于FPGA的高阶FIR滤波器的设计，数字滤波器，分布式算法，CSD编码-Based on FPGA order FIR filters
<李功福> 在 2025-03-17 上传 | 大小：4.5mb | 下载：0

[VHDL编程] the-elliptic-filter

说明：基于FilterSolutions软件的椭圆滤波器设计-FilterSolutions software based on the elliptic filter design
<李> 在 2025-03-17 上传 | 大小：453kb | 下载：0

[VHDL编程] zzz

说明：智能化人机接口实验，实现开机显示START，输入参数00-99，参数输入个数十个，并存于RAM 50H-99H中。-Intelligent man-machine interface experiments, and boot display START, input parameters 00-99, the number of parameter input ten co-exist in the RAM 50H-99H.
<陈素云> 在 2025-03-17 上传 | 大小：5kb | 下载：0

[VHDL编程] Locking_device

说明：EDA课程设计，基于DE2板的八位十进制锁码器，vhdl源程序！-EDA curriculum design, based on the DE2 board to eight decimal lock code reader, vhdl source code!
<> 在 2025-03-17 上传 | 大小：10.95mb | 下载：0

[VHDL编程] 1820

说明：verilog下18b20测温并显示到数码管上-verilog and display to the next 18b20 temperature on the digital control
<刘欣> 在 2025-03-17 上传 | 大小：6kb | 下载：0

[VHDL编程] vga

说明：verilog通过VGA显示一个汉字，800X600@72Hz-verilog character through a VGA display, 800X600 @ 72Hz
<刘欣> 在 2025-03-17 上传 | 大小：7kb | 下载：0

[VHDL编程] res

说明：verilog下fpga4路抢答器，有数码管显示和蜂鸣-verilog next fpga4 Road Responder, a digital display and buzzer
<刘欣> 在 2025-03-17 上传 | 大小：5kb | 下载：0

[VHDL编程] timer

说明：verilog秒表fpga 4位数码管显示-verilog digital display stopwatch 4
<刘欣> 在 2025-03-17 上传 | 大小：2kb | 下载：0

[VHDL编程] r232

说明：verilog下fpga串口，波特率115200，与PC通信-Under verilog fpga serial port, baud rate 115200, and PC communication
<刘欣> 在 2025-03-17 上传 | 大小：7kb | 下载：0

[VHDL编程] Four-binary-adder

说明：程序1：4位二进制加法计数器（EDA实验中用到的)-Four binary adder
<denwei0011> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] 1212

说明：由八位加法器构成的以时序逻辑方式设计的八位乘法器-Adder composed of eight logical way to sequence the eight multiplier design
<denwei0011> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL-language

说明：用VHDL语言完成4位锁存器、测频控制器的设计-VHDL language to complete 4-bit latch, the measured frequency controller design
<denwei0011> 在 2025-03-17 上传 | 大小：1kb | 下载：0