[VHDL编程] Verilog-HDL-intra_prediction

说明：基于H.264的帧内预测中4×4块的9种预测方法的源程序-H.264 intra prediction based on 4 × 4 block prediction method of the source 9
<宁馨儿> 在 2025-04-30 上传 | 大小：22kb | 下载：0

[VHDL编程] 1602-clock

说明：用1602制作的电子时钟，具有掉电保持功能，显示祝贺词-failed to translate
<李金鹏> 在 2025-04-30 上传 | 大小：6kb | 下载：0

[VHDL编程] FIR_IP_lowpass

说明：8阶FIR_IP的VHDL代码以及QuartusII的顶层文件-FIR_IP the VHDL code of order 8 and the top-level file QuartusII
<李龙> 在 2025-04-30 上传 | 大小：6.87mb | 下载：0

[VHDL编程] EDA

说明：基于VHDL实现乒乓球游戏机的功能，以发光二极管模拟乒乓球及球网，可以选择球的速度-VHDL implementation based on the function of table tennis games, table tennis and with LED simulated the net, you can choose the speed of the ball
<jinlongli> 在 2025-04-30 上传 | 大小：925kb | 下载：0

[VHDL编程] 001

说明：vhdl 语言 用计数器实现分频 N分频器的设计-frequency counter vhdl language
<xiaojing> 在 2025-04-30 上传 | 大小：2kb | 下载：0

[VHDL编程] 002

说明：VHDL语言 用计数器实现分频 N频分频器-VHDL language divide by N counter frequency divider to achieve
<xiaojing> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] EDA

说明：VHDL语言 用计数器实现分频器 N分频器-VHDL language implementation with a counter N divider divider
<xiaojing> 在 2025-04-30 上传 | 大小：3kb | 下载：0

[VHDL编程] mydesign_DPLL

说明：实现了数字锁相环设计，可以用于信号的时钟提取供本地时钟使用-the design introduced a method to use DPLL,we can get the local clock from the signal
<123456> 在 2025-04-30 上传 | 大小：909kb | 下载：0

[VHDL编程] RS_encode_and_decode

说明：文章详细描述了关于RS码的编码和解码全过程，讲解从浅入深，值得学习参考-The file describe the RS code and decode, there are a lot of examples in it, so you can understand it easily
<123456> 在 2025-04-30 上传 | 大小：1015kb | 下载：0

[VHDL编程] UART

说明：串口VHDL程序，Xilinxṩ 测试成功。-Serial VHDL program, Xilinxṩ test was successful.
<weixin> 在 2025-04-30 上传 | 大小：11kb | 下载：0

[VHDL编程] graphicsaccelerator_latest.tar

说明：Graphics accelerator
<Manoj> 在 2025-04-30 上传 | 大小：2.59mb | 下载：0

[VHDL编程] 2914a6757808262c1f7b5b3656a17de2

说明：用于FFT的VHDL语言的源代码 比较全面功能也是 但我的老师说相对来说也复杂些-FFT of the VHDL language for the source code is more comprehensive features, but my teacher said is also relatively more complicated
<wangliang> 在 2025-04-30 上传 | 大小：63kb | 下载：0