[VHDL编程] hanming_HDL

说明：汉明码编解码的两个例程，作为单元模块分别调入所开发系统-codec of two routines, as modules were transferred by the Development System
<王刚> 在 2024-11-16 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLGoldenReferenceGuide

说明：一本非常经典的vhdl设计指导手册（英文版）-a very classic VHDL design instruction manual (English version)
<孙文> 在 2024-11-16 上传 | 大小：178kb | 下载：0

[VHDL编程] vhdl100

说明：这是一个对于初学者很好的vhdl实验的一些例子,希望站长的支持哦-This is a very good for beginners VHDL are some examples of experiments, director of the support oh
<jha> 在 2024-11-16 上传 | 大小：195kb | 下载：0

[VHDL编程] RISC

说明：hrisc cpu，为何只有vhdl选择呢？大家都用verilog的啊-hrisc cpu why only VHDL choice? We all use the Verilog ah
<12> 在 2024-11-16 上传 | 大小：125kb | 下载：0

[VHDL编程] video_from_opencore

说明：全电视信号编码器，verilog的，看看有借鉴价值否？-video signal encoder, Verilog, to see whether the reference value?
<12> 在 2024-11-16 上传 | 大小：149kb | 下载：0

[VHDL编程] OpenRISC

说明：一个开放的risc，已应用到实际中，可以借鉴的不少，大家-an open RISC, has been applied to practice, we can draw a lot, we look at
<12> 在 2024-11-16 上传 | 大小：2.47mb | 下载：0

[VHDL编程] cpldtraffic

说明：交通灯信号的ｆｐｇａ实现。通过ｖｅｒｉｌｏｇ语言编程，在ｆｐｇａ上调试通过。-traffic signal lights they simply achieve. Through the Verilog language programming, they simply passed on debugging.
<王海> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] fpgasong

说明：以verilog HDL 语言编写的一首歌曲，可供初学者借鉴-to Verilog HDL language of a song, draw for beginners
<王海> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] 32fenpinqi

说明：这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。-This is written in VHDL 32 dividers procedures can be run directly see the results, welcomed the use. More correct exchange.
<刘彦平> 在 2024-11-16 上传 | 大小：12kb | 下载：0

[VHDL编程] sdram_control_burst

说明：精简的sdram读写控制器例子，适用于数据采集系统，verilog，只支持burst方式的读写-streamlined read and write SDRAM controller example, applied to the data acquisition system, Verilog. only supports burst mode read and write
<梁文锋> 在 2024-11-16 上传 | 大小：150kb | 下载：0

[VHDL编程] tiaoping

说明：条屏控制器的CPLD编程,主要完成移位寄存器、编码器和译码器的功能-screen controller CPLD programming, the major shift register, the encoder and decoder functions
<阿九> 在 2024-11-16 上传 | 大小：401kb | 下载：0

[VHDL编程] CLKCP01

说明：液晶显示器320*240脉冲实现，每出现12个clk出一个字节脉冲，每出现40个字节脉冲出一个行脉冲。240行结束出一个帧脉冲.-LCD 320* 240 pulse realized there every 12 clk byte out a pulse, with each 40-byte burst out a pulse line. 240 firms from the end of a fr a me pulse.
<楼龠冬> 在 2024-11-16 上传 | 大小：1kb | 下载：0