[VHDL编程] 用cpld实现曼彻斯特编码

说明：用cpld实现曼彻斯特编码 用verilog HDL进行曼彻斯特编码，用于通信中-cpld achieve with Manchester encoding with Verilog HDL Manchester encoding. for Communication
<*> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] 异步FIFO存储器的控制设计

说明：异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.-asynchronous FIFO controller design for the main asynchronous FIFO controller design. The language used Verilog HDL.
<*> 在 2025-04-25 上传 | 大小：6kb | 下载：0

[VHDL编程] D触发器的设计

说明：D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.-D flip-flop with the main design of the timing circuit. The language used for Verilog HDL.
<*> 在 2025-04-25 上传 | 大小：3kb | 下载：0

[VHDL编程] 用一位全加器组成四位全加器

说明：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。-All-Canadian with a composed four-adder. The language used is the Verilog HDL. In addition main The design.
<*> 在 2025-04-25 上传 | 大小：3kb | 下载：0

[VHDL编程] 指令译码电路的设计

说明：指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.-instruction decoder circuit design. Mainly used in digital circuit design. The language used for Verilog HDL.
<*> 在 2025-04-25 上传 | 大小：4kb | 下载：0

[VHDL编程] FIRvhdl

说明：用vhdl实现一个fir滤波器 设计要求： 1．最小阻带衰减-30db。 2．带内波动小于1db． 3．用MATLIB与MAXPLUS2联合设计与仿真-use VHDL to achieve a fir filter design requirements : 1. The smallest stop band attenuation- 30dB. 2. With fluctuating within less than
<达闻西> 在 2025-04-25 上传 | 大小：3kb | 下载：0

[VHDL编程] crc_verilog_xilinx

说明：CRC校验码，用于对数据流进行crc校验。 主要有CRC_16,CRC_8,CRC_32校验。 所用语言为Verilog HDL.-CRC code for the data flow crc check. Main CRC_16, CRC_8, CRC_32 check. The language used for Verilog HDL.
<*> 在 2025-04-25 上传 | 大小：10kb | 下载：0

[VHDL编程] COUNT_100

说明：使用Vhdl语言编写的FPGA应用程序，实现的内容是100进制计数器-use Vhdl language FPGA applications, realizing the contents of the 100 NUMBER
<丢丢熊> 在 2025-04-25 上传 | 大小：181kb | 下载：0

[VHDL编程] 20051113130721803

说明：
<天天> 在 2025-04-25 上传 | 大小：18kb | 下载：0

[VHDL编程] 20051113104111170

说明：FPGA的VHDL设计经验总结《小型微型计算机系统》2003年7月-FPGA VHDL design experience, "small micro-computer system," July 2003
<天天> 在 2025-04-25 上传 | 大小：194kb | 下载：0

[VHDL编程] EPP

说明：并口的EPP协议，与外部的FIFO的empty,full信号共同控制数据传输-of EPP parallel port agreement with the external FIFO empty, full common control signal data transmission
<陈刚> 在 2025-04-25 上传 | 大小：1kb | 下载：0

[VHDL编程] ModelSim_SE_6.1bkey

说明：ModelSim SE 6.1 (电子仿真)具体破解-ModelSim SE 6.1 (electronic simulation) Specific crack
<卢峰> 在 2025-04-25 上传 | 大小：223kb | 下载：0