[VHDL编程] generic_fifo

说明：这是从opencores下的fifo代码,包括了异步和同步的,还有写的testbench,希望对大家有用.-This is opencores fifo under the code, including asynchronous and synchronous. There testbench written in the hope that useful for all.
<daiowen> 在 2024-12-28 上传 | 大小：20kb | 下载：0

[VHDL编程] 100vhdlexample

说明：vhdl的一些简单例子,适合初学者学习使用,大家互相指正-instantiate some simple examples, suitable for beginners to learn how to use so that we can correct
<伏杨> 在 2024-12-28 上传 | 大小：228kb | 下载：0

[VHDL编程] BBSdfbdgdr

说明：如果遇到MD5加密文件，而又不知道密码的， 请在数据库中换上这组加密的数据吧 16位：7a57a5a743894a0e 32位：21232f297a57a5a743894a0e4a801fc3 那么密码就是admin-if they MD5 encryption, and do not know the password. please database with a group of encrypted da
<西西公主> 在 2024-12-28 上传 | 大小：3.8mb | 下载：0

[VHDL编程] yyue

说明：音乐小程序，初学者使用参考-small procedures, the use of reference beginners
<comeonck> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] async--RS232

说明：async--RS232VERILOG HDL原代码-async-- RS232VERILOG HDL source
<chenxiao> 在 2024-12-28 上传 | 大小：3kb | 下载：0

[VHDL编程] Quaalu

说明：ALU算术逻辑单元的简单实现,利用VHDL语言编写,可进行加法,减法,以及位的左右移动,只需一个时钟脉冲-ALU arithmetic logic unit to achieve a simple, using VHDL language, can be additive, subtractive, and the place and move around only one clock pulse
<Jake> 在 2024-12-28 上传 | 大小：101kb | 下载：0

[VHDL编程] Quaacounterx

说明：通过VHDL语言编写的计数器程序,可以在一吗器显示管上分段显示小时,分,秒,并且可以分别清零-VHDL prepared by the Counter procedures, in a yet-tube shown above show hours, and seconds can be reset respectively
<Jake> 在 2024-12-28 上传 | 大小：83kb | 下载：0

[VHDL编程] d_BCD

说明：CPLD制作的BCD译码器软件,包含源代码等-CPLD produced by the BCD decoder software, including source code, etc.
<胡庭豪> 在 2024-12-28 上传 | 大小：176kb | 下载：0

[VHDL编程] shzizhong

说明：文件名称：数字钟设计参考文章 文件信息：4个文件/pdf/－页 语言种类：中文 适合对象：新手/中手 -file names : Digital Clock reference design document article : four documents/pdf /-page variety of languages : Chinese suitable targets : novice/Hand
<rpeace> 在 2024-12-28 上传 | 大小：1.72mb | 下载：0

[VHDL编程] verilog_ise_spatan3_clock

说明：verilog 时钟程序实例在ise下编译通过spatan3的芯片-Verilog clock procedures and ideally under the examples compiled by the chip spatan3
<wanglei> 在 2024-12-28 上传 | 大小：448kb | 下载：0

[VHDL编程] verilog1111

说明：verilog数字系统设计教程 所有例题的源程-Verilog Digital System Design Guide examples of all-source
<丁强> 在 2024-12-28 上传 | 大小：541kb | 下载：0

[VHDL编程] REJ

说明：bulilt in self test and repairable
<alex> 在 2024-12-28 上传 | 大小：2kb | 下载：0