[VHDL编程] plus_lib

说明：这是一个用VHDL层次化设计的一个九九乘法表源文件,还包含仿真波形-This is a level VHDL design of a Jiujiuchengfabiao source, also includes simulation waveforms
<jipengfei> 在 2025-03-13 上传 | 大小：225kb | 下载：0

[VHDL编程] ISE_uart

说明：自己在ISE下用VHDL写的UART，简单，易懂-in ISE using VHDL was the UART, simple, understandable
<sk> 在 2025-03-13 上传 | 大小：915kb | 下载：0

[VHDL编程] ddr_verilog_xilinx

说明：该程序是在xilinx的FPGA上实现DDR_SDRAM接口，程序是用verylog语言写的-that the procedure was in Xilinx FPGA to achieve DDR_SDRAM interface, procedures used to write the language verylog
<冯伟> 在 2025-03-13 上传 | 大小：23kb | 下载：0

[VHDL编程] VHDL_

说明：vhdl一些重要的例子 内容很丰富 无解压密码-instantiate some important examples of very rich content without extracting passwords
<天真> 在 2025-03-13 上传 | 大小：165kb | 下载：0

[VHDL编程] zldjkzjq

说明：max+plusII下编成的直流电机控制器vhd-under monument of the DC motor controller vhd
<李清> 在 2025-03-13 上传 | 大小：2kb | 下载：0

[VHDL编程] ongame

说明：一个游戏 the hardware for the game includes a number of displays, each with a button and -- a light, that each represent a bin that can store marbles (beans). -- -- The display indicates the number of marbles in eac
<李清> 在 2025-03-13 上传 | 大小：5kb | 下载：0

[VHDL编程] csxl

说明：相应加法器的测试向量（test bench)-corresponding Adder test vector (test bench )
<李清> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] jfq1

说明：vhdl和verling hdl 的加法器-VHDL and the Adder.
<李清> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] ztj

说明：max+plusII下的使用列举类型的状态机-max plusII use of the listed types of state machine.
<李清> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] jcq

说明：max+plusII下的各种功能的计数器vhd-under the various functions of the counter vhd
<李清> 在 2025-03-13 上传 | 大小：1kb | 下载：0

[VHDL编程] jiaotongdeng

说明：一个用VHDL编写的在CPLD上实现模拟交通灯的程序源代码-a VHDL prepared by the CPLD on the analog signal source code
<田冰> 在 2025-03-13 上传 | 大小：385kb | 下载：0

[VHDL编程] watch2

说明：vhdl实现watchdog，在逻辑中可以加入本模块，实现看门狗。-VHDL achieve watchdog, the logic of the modules can be added to achieve watchdog.
<> 在 2025-03-13 上传 | 大小：1kb | 下载：0