[VHDL编程] altera

说明：一个非常好的dc使用书籍 一个非常好的dc使用书籍-Dc to use a very good book a very good use of books dc
<王祁远> 在 2024-12-28 上传 | 大小：14.57mb | 下载：0

[VHDL编程] NovakodStudio

说明：For all thoses interested in a new language and programming paradigm. This is a complete IDE for programming in the psC - Parallel and synchronous C- Language. This language is a high level replacement for VHDL/verilog.-
<Luc> 在 2024-12-28 上传 | 大小：14.59mb | 下载：0

[VHDL编程] HDVCSA.tar

说明：Hardware Decompression for Video Compressive Sensing Applications
<Dang Tien Dat> 在 2024-12-28 上传 | 大小：14.52mb | 下载：0

[VHDL编程] CoreI2C

说明：Actel公司FPGA fusion系列M1AFS600的I2C实验的FPGA程序和keil环境下C语言程序，程序测试通过。-Actel Corporation FPGA fusion experimental series M1AFS600 the I2C FPGA procedures and keil C language programming environment, the program test.
<卫菊梅> 在 2024-12-28 上传 | 大小：14.6mb | 下载：0

[VHDL编程] ydy_10_7

说明：FPGA 学习 NIOSII学习 FLASH 镜像文件-FPGA verilog
<刘应> 在 2024-12-28 上传 | 大小：14.43mb | 下载：0

[VHDL编程] teach

说明：一个简单的nios系统，让初学者更容易理解nios-A simple nios system, so beginners are easier to understand nios
<李达> 在 2024-12-28 上传 | 大小：14.52mb | 下载：0

[VHDL编程] FPGA__uart(quartus11.0)

说明：实现串口调试,也可以实现多个串口，自己建立nios核，多哥串口，带上拉电阻，以用CH340实现RS232通信-VERION verliog,qurttus 11.0 nios:nios_IDE11.0 ，
<袁明> 在 2024-12-28 上传 | 大小：14.51mb | 下载：0

[VHDL编程] vhdl

说明：通信系统中，HDB3码使用VHDL语言的仿真，实用性强。-Communication systems, HDB3 code simulation using VHDL language, and practical.
<肖厦> 在 2024-12-28 上传 | 大小：14.53mb | 下载：0

[VHDL编程] Verilog

说明：verilog入门资料，里面有很多实例及源码-verilog introductory information, there are many examples and source code
<Juangshen> 在 2024-12-28 上传 | 大小：14.54mb | 下载：0

[VHDL编程] fsk

说明：使用quartus13.0 搭建的FSK调制解调仿真系统使用了DDS技术和正交相关解调。-Quartus13.0 built using FSK modulation and demodulation simulation system uses DDS technology and quadrature coherent demodulation.
<Dxm> 在 2024-12-28 上传 | 大小：14.58mb | 下载：0

[VHDL编程] 6_14_SOC_SD

说明：SD驱动，xilinx microblaze源码，编译通过，有需要的拿去用-SD source code
<张晓光> 在 2024-12-28 上传 | 大小：14.54mb | 下载：0

[VHDL编程] paobiao

说明：此上传的是在FPGA的spartan 3e系列开发板上面实现精准到 时、分、秒、百分秒的数字跑表的Verilog源代码。(This is uploaded on the FPGA Spartan 3E series development board to achieve precise time, minute, seconds, 100 seconds of digital stopwatch Verilog source code
<木子桶> 在 2024-12-28 上传 | 大小：14.44mb | 下载：0