[VHDL编程] 20060412183015974

说明：是关于dct的Verilog HDL源代码和测试程序-on the Verilog HDL source code and testing procedures
<凌风> 在 2024-12-28 上传 | 大小：30kb | 下载：0

[VHDL编程] traffic_light

说明：一个用verilog编写的模拟交通灯控制的源代码。模拟在十字路口的双向交通灯。-a prepared using Verilog simulation of traffic lights to control the source code. Simulation at the crossroads of two-way traffic lights.
<江河> 在 2024-12-28 上传 | 大小：6kb | 下载：0

[VHDL编程] sdramusevhdl

说明：sdram的vhdl实现 本文介绍了sdram的控制时序特征，并介绍了采用vhdl语言实现的sdram控制器的关键技术-SDRAM This paper introduces the realization of SDRAM timing control features, and introduces the VHDL language SDRAM controller of the key technologies
<cxr> 在 2024-12-28 上传 | 大小：83kb | 下载：0

[VHDL编程] scu_all_fpga

说明：大型嵌入式设备FPGA程序，verilog HDL语言，实现DLL和PCM码流分流。-large embedded FPGA procedures, Verilog HDL, DLL and achieve PCM stream diversion.
<chenlei> 在 2024-12-28 上传 | 大小：3kb | 下载：0

[VHDL编程] addch1

说明：用vhdl语言设计CPU中的一部分：加法器的设计，包括多种加法器的设计方法！内容为英文-design using VHDL language part of the CPU : Adder design, Adder including multiple design! As for the English
<qindao> 在 2024-12-28 上传 | 大小：384kb | 下载：0

[VHDL编程] mul6

说明：用vhdl语言设计CPU中的一部分：乘法器的设计，包括多种乘法器的设计方法！内容为英文-design using VHDL language part of the CPU : multiplier design, Multiplier including multiple design! As for the English
<qindao> 在 2024-12-28 上传 | 大小：452kb | 下载：0

[VHDL编程] DesignCompiler

说明：Design Compiler使用简要说明,说明了用这一工具进行综合的过程 -use Design Compiler brief statement, the use of this tool for integrated process
<qindao> 在 2024-12-28 上传 | 大小：1.25mb | 下载：0

[VHDL编程] clockv

说明：使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.-use Verilog language prepared by the digital clock procedures. Schools are slow, quick school, alarm clock functions.
<刘吉> 在 2024-12-28 上传 | 大小：5kb | 下载：0

[VHDL编程] 1.i2c_slave

说明：I2C的slave端程序,用于响应master端,并进行通信-the slave I2C software, in response to the master terminal, and communications
<刘吉> 在 2024-12-28 上传 | 大小：30kb | 下载：0

[VHDL编程] sericommu

说明：串口通信程序.在波特率为9600的串口通信程序-serial communication program. The baud rate for the 9600 serial communication program
<刘吉> 在 2024-12-28 上传 | 大小：12kb | 下载：0

[VHDL编程] plldigitalclock

说明：此文件是FPGA中数字时钟开发，包括时钟的分拼 ，备品-file is a digital clock FPGA development, including the sub-clock fight, spare
<liu> 在 2024-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-PROGRAM

说明：包括有led、lcd、步进电机、ad、da、等程序-Including those led, lcd, stepper motor, ad, da, and other procedures
<曾华林> 在 2024-12-28 上传 | 大小：1.22mb | 下载：0