[VHDL编程] reg_file

说明：NIOS环境PWM的USER LOGIC实例3-NIOS environment PWM USER Logic Example 3
<黄建生> 在 2024-12-24 上传 | 大小：2kb | 下载：0

[VHDL编程] NIOS PWM HAL

说明：NIOS环境PWM的USER LOGIC实例4-NIOS environment PWM USER LOGIC example 4
<黄建生> 在 2024-12-24 上传 | 大小：3kb | 下载：0

[VHDL编程] NIOS PWM inc

说明：NIOS环境PWM的USER LOGIC实例5-NIOS environment PWM USER Logic Case 5
<黄建生> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] 抢答器

说明：扳动定义为“开始”（即enable）的开关后，一排指示灯变亮，之后抢答开始，有4个扳动开关代表4个抢答器，数码管将显示出最先被扳动的开关的序号，同时发出声音，表示抢答成功。若未按“开始”前，有任意开关被扳动，则数码管显示被扳动开关的序号，并发出另一种声音，表示有人抢答。-reached for the definition of "start" (enable) the switch, a row of bright
<王季红> 在 2024-12-24 上传 | 大小：4kb | 下载：0

[VHDL编程] 数字系统设计教程4_9

说明：vhdl的几个编程，4位除法器的设计和原理说明，还有8位CPU设计-VHDL programming, the four division and the design principle that there are eight CPU Design
<刘建> 在 2024-12-24 上传 | 大小：239kb | 下载：0

[VHDL编程] 数字系统设计相关

说明：这是有关VHDL的相关源代码，有简易CPU、加法器、除法器、计数器等-This is the relevance of the VHDL source code, a simple CPU, Adder, Divider, counters, etc.
<刘建> 在 2024-12-24 上传 | 大小：44kb | 下载：0

[VHDL编程] VHDL程序范例

说明：这是有关VHDL的一些范例，可以通过范例学习一点东西，巩固自己学过的东西-This is the VHDL some examples, examples can learn something consolidate learned things
<刘建> 在 2024-12-24 上传 | 大小：5kb | 下载：0

[VHDL编程] 1111078805

说明：VHDL使用例子，包括走马灯，路灯，天线，电子表，数字频率计等-examples of the use of VHDL, including merry-go-round, street lamps, antennas, electronic watches, digital frequency meter, etc.
<兔八哥> 在 2024-12-24 上传 | 大小：436kb | 下载：0

[VHDL编程] I2C_IPcore_VHDL

说明：这是一个I2C串行数据通信协议以VHDL硬件描述语言实现的IP核，可直接编译运行-I2C serial data communication protocol to VHDL hardware descr iption language of the IP core can be directly translated Operation
<陈州徽> 在 2024-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] 8位加法器

说明：8位加法器的原代码,主要内容下载看了就知道-Adder eight of the original code, read the main content downloaded know
<luo> 在 2024-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] 123zsfsafdsafds

说明：里面有一个很实用的源码,数字引爆密码设计-there is a very practical source, digital design detonated Password
<周昭珍> 在 2024-12-24 上传 | 大小：14kb | 下载：0

[VHDL编程] 8倍频vhdl

说明：该文件可用vhdl语言实现时钟8倍频，运行环境可在maxplus2和ise的仿真软件上-the document available VHDL Language 8 clock frequency, the operating environment and ideally maxplus2 simulation software
<罗兵武> 在 2024-12-24 上传 | 大小：1kb | 下载：0