[VHDL编程] CH8CH4CH2CH1VHDL 数字电路参考书所有程序8

说明：CH4CH2CH1VHDL 数字电路参考书所有程序8-CH4CH2CH1VHDL digital circuit reference all proceedings 8
<胡计划> 在 2024-12-24 上传 | 大小：310kb | 下载：0

[VHDL编程] CH9CH4CH2CH1VHDL 数字电路参考书所有程序9

说明：CH4CH2CH1VHDL 数字电路参考书所有程序9-CH4CH2CH1VHDL digital circuit reference all proceedings 9
<胡计划> 在 2024-12-24 上传 | 大小：189kb | 下载：0

[VHDL编程] CPLD的跑馬燈

说明：cpld的入门交流：CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言遍的-cpld entry exchange : CPLD 5,250 cpld an easy-to-use test circuit using VHDL times the
<口是心非> 在 2024-12-24 上传 | 大小：63kb | 下载：0

[VHDL编程] ref-sdr-sdram-verilog

说明：本代码是用VRILOG语言写的SDRAM的控制器的标准代码,供开发SARM参考.-this code is used to write the language VRILOG SDRAM controller standard code for the development of SARM reference.
<汪旭> 在 2024-12-24 上传 | 大小：758kb | 下载：0

[VHDL编程] 发布15个Altera的IP的源码

说明：ALTERA的FPGA的IP核的源代码,为使用ALTERA的FPGA的相关设计提供参考.-Altera FPGA IP core of the source code for the use of Altera FPGA design to provide the relevant information.
<汪旭> 在 2024-12-24 上传 | 大小：48kb | 下载：0

[VHDL编程] add_full_n

说明：该程序实现的是n位全加器，首先用与非门实现一位全家器，最后实现n位的全加器。-the program is to achieve the n-bit full adder, first using the door with non-realization of a family- and finally realize the full n-bit adder.
<许嘉璐> 在 2024-12-24 上传 | 大小：21kb | 下载：0

[VHDL编程] sub_full_n

说明：该程序实现的N位全减器，首先实现一位的减法器，之后实现N位全减器。-Program of the N-bit-wide reduction, the first realization of a subtraction for, after all N-reduction devices.
<许嘉璐> 在 2024-12-24 上传 | 大小：26kb | 下载：0

[VHDL编程] counter10

说明：该程序实现的是10进制的计数器，具有置位复位的功能。-the program is the band of 10 counters, with the home-reset function.
<许嘉璐> 在 2024-12-24 上传 | 大小：13kb | 下载：0

[VHDL编程] codestream

说明：设计一个模块，从一个窜行数据流里检测出码流“11100”，这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch
<许嘉璐> 在 2024-12-24 上传 | 大小：8kb | 下载：0

[VHDL编程] pcm

说明：该程序设计了一个产生PCM码流时序信号的模块，他包括输入端CLK，SET及输出端Q1,Q2,Q3-the program have designed a PCM signal timing modules, including the CLK input, and output SET Q1, Q2 and Q3
<许嘉璐> 在 2024-12-24 上传 | 大小：8kb | 下载：0

[VHDL编程] Verilog HDL设计练习进阶

说明：初学verilog HDL时 找的好资料 大家共享-Beginners should try to find a good share information
<chencsw> 在 2024-12-24 上传 | 大小：665kb | 下载：0

[VHDL编程] air_conditioner

说明：空调温控电路有限状态自动机， 有ＴＥＭＰ＿ＨＩＧＨ和ＴＥＭＰ＿ＬＯＷ 分别与传感器相连用语检测室内温度．-air-conditioning temperature control circuit finite state automaton, and TEMP_LOW TEMP_HIGH with sensors connected to the indoor temperature detection terminology.
<韩> 在 2024-12-24 上传 | 大小：3kb | 下载：0