[VHDL编程] Motion_control

说明：用verilog语言编写的步进电机加减速控制算法，可选择梯形曲线或S型曲线算法-Verilog language stepper motor acceleration and deceleration control algorithm, you can choose the trapezoidal curve or S-curve algorithm
<taocheng> 在 2025-04-06 上传 | 大小：1.64mb | 下载：2

[VHDL编程] jtag_master_latest.tar

说明：jtag 主机,根据jtag 标准协议编写的verilog代码-the jtag host, according to the jtag standard agreement prepared by the verilog code
<gzh> 在 2025-04-06 上传 | 大小：3kb | 下载：2

[VHDL编程] tdc-gp21-spi

说明：spi通信，tdc-gp21的spi通信程序-spi communication, tdc-gp21 spi communication program
<liu zhi> 在 2025-04-06 上传 | 大小：5kb | 下载：2

[VHDL编程] EtherCAT_IPCore_Altera

说明：EtherCAT 从站控制器芯片ET1800及其IP_core应用-EtherCAT Slave Controller IP Core for Altera FPGAs
<wanwei> 在 2025-04-06 上传 | 大小：3.78mb | 下载：2

[VHDL编程] FIFO

说明： FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存 储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写 入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存 储器那样可以由地址线决定读取或写入某个指定的地址-FIFO is the abbreviation of the English First In First Out, a
<李海军> 在 2025-04-06 上传 | 大小：343kb | 下载：2

[VHDL编程] ADS7864

说明：基于quartus的FPGA ADS7864的AD采集。-the ad conver ic is ADS7864 use fpga
<chenkui> 在 2025-04-06 上传 | 大小：2kb | 下载：2

[VHDL编程] VHDL

说明：VHDL初级编程实例：动态扫描显示程序、分频器设计程序、8位移位寄存器、BCD计数器设计(任意进制)等等。-VHDL the primary programming examples: dynamic scanning display program, the divider design process, the 8-bit shift register, BCD counter design (any hex), and so on
<罗梵> 在 2025-04-06 上传 | 大小：11kb | 下载：2

[VHDL编程] MotorVHDL

说明：一个关于松下伺服电机驱动及反馈的VHDL程序-VHDL program a Panasonic servo motor drive and feedback
<hlt> 在 2025-04-06 上传 | 大小：4kb | 下载：2

[VHDL编程] AT510-BU-98000-r0p0-00rel0

说明：CORTEX-M0处理器官方公开的源代码包！采用模糊网表生成，不可读但可综合可仿真可流片，还有testbench示例，很宝贵的资料！-CORTEX-M0 processor officially open source code package! Netlist generated by fuzzy, unreadable but comprehensive simulation can be taped, as well as tes
<zyy> 在 2025-04-06 上传 | 大小：1.17mb | 下载：2

[VHDL编程] THP

说明：THP算法的MATLAB程序，可以给初学者一个好的教学-THP algorithm MATLAB procedures, can give a good teaching beginners
<Dexter> 在 2025-04-06 上传 | 大小：17kb | 下载：2

[VHDL编程] Virtex_4DCM

说明：基于V4的DCM的动态重配置，可以实现时钟速率的动态切换-V4 DCM-based dynamic reconfiguration can be achieved dynamically switch clock rate
<刘杰> 在 2025-04-06 上传 | 大小：400kb | 下载：2

[VHDL编程] spi_flash_VHDL

说明：winbon 的芯片w25p16 驱动，使用VHDL语言，输入时钟为125M，只要稍微修改IDLE里面的跳转状态机就能跳转到各个读写，或是擦除状态。-the chip is winbon w25p16. vhdl language. the sysclk is 125m. it is easy to jump to write , read, or erase status by change idle status.
<钱愈玉> 在 2025-04-06 上传 | 大小：2kb | 下载：2