资源列表

[VHDL编程Verilog-float-mutiplier

说明:32位浮点型乘法器,和开方器,很有用的一种,就是认真读懂-32 float mutiplier
<zhang> 在 2025-05-01 上传 | 大小:67kb | 下载:2

[VHDL编程NandFlash-FPGA-controller(ECC)

说明:该压缩包包括NAND FLASH(美光)的FPGA控制器的原理及VHDL源码,非常具有参考价值。-The archive includes NAND FLASH (Micron) the principle of the FPGA and VHDL source code control, very valuable reference.
<张明利> 在 2025-05-01 上传 | 大小:1.51mb | 下载:2

[VHDL编程FPGA-Prototyping-By-Verilog-Examples

说明:通过Verilog例子了解FPGA原型设计(书和源码)-FPGA Prototyping By Verilog Examples
<guorui> 在 2025-05-01 上传 | 大小:16.41mb | 下载:2

[VHDL编程QUAD-SPI-verilog

说明:难得的SPI NOR Flash控制器Verilog源代码,支持四路串行通道!-Rare SPI NOR Flash controller Verilog source code, supports four serial channels!
<david> 在 2025-05-01 上传 | 大小:108kb | 下载:2

[VHDL编程bch

说明:用C语言实现BCH码的编码和译码,译码是用BM迭代算法。-BCH codes in C language coding and decoding, iterative decoding algorithm with BM.
<张刘飘> 在 2025-05-01 上传 | 大小:6kb | 下载:2

[VHDL编程bch_verilog

说明:bch(255,239)编码算法的verilog实现,综合仿真通过,与matlab仿真的结果一致-bch(255,239),using verilog
<shao> 在 2025-05-01 上传 | 大小:3.7mb | 下载:2

[VHDL编程SMIC180MMRF

说明:为了提供客户使用中芯国际0.18微米混合信号布局设计规则。这是混合信号和射频设计使用。逻辑设计,请参考2001年TD- LO18- DR。-To provide SMIC 0.18μm Mixed Signal layout design rules for customers’ use. This is for Mixed-Signal and RF design use. For Logic design, please refer
<pong hk> 在 2025-05-01 上传 | 大小:12.24mb | 下载:2

[VHDL编程Tetris-game-based-on-FPGA

说明:在FPGA开发板上实现俄罗斯方块游戏的功能,可以链接电脑显示器并使用电脑键盘来控制。-A Tetris game based on FPGA
<张钺> 在 2025-05-01 上传 | 大小:1.37mb | 下载:2

[VHDL编程Motion_control

说明:用verilog语言编写的步进电机加减速控制算法,可选择梯形曲线或S型曲线算法-Verilog language stepper motor acceleration and deceleration control algorithm, you can choose the trapezoidal curve or S-curve algorithm
<taocheng> 在 2025-05-01 上传 | 大小:1.64mb | 下载:2

[VHDL编程jtag_master_latest.tar

说明:jtag 主机,根据jtag 标准协议编写的verilog代码-the jtag host, according to the jtag standard agreement prepared by the verilog code
<gzh> 在 2025-05-01 上传 | 大小:3kb | 下载:2

[VHDL编程tdc-gp21-spi

说明:spi通信,tdc-gp21的spi通信程序-spi communication, tdc-gp21 spi communication program
<liu zhi> 在 2025-05-01 上传 | 大小:5kb | 下载:2

[VHDL编程EtherCAT_IPCore_Altera

说明:EtherCAT 从站控制器芯片ET1800及其IP_core应用-EtherCAT Slave Controller IP Core for Altera FPGAs
<wanwei> 在 2025-05-01 上传 | 大小:3.78mb | 下载:2

源码中国 www.ymcn.org