资源列表
[VHDL编程] fpgaconvert
说明:将xilinx 的fpga配置bit文件转换为c语言文件,通过cpu配置fpga-translate?i can t<王凯> 在 2024-12-25 上传 | 大小:2kb | 下载:1
[VHDL编程] tlk1221jiaoyan_k
说明:采用8B/10B编码方式,以不同的模式插入K28.5码进行数据校验,验证tlk1221芯片的数据传输是否正确,观察收发数据是否一致。-To check the data which is transceived by the way of 8B/10B coder/decoder by asserting K28.5 code in different mode and to observe that whether these dat<万里鹏> 在 2024-12-25 上传 | 大小:2.16mb | 下载:1
[VHDL编程] scoreboard
说明:MIPS体系结构用verilog实现的记分牌算法,标流水线-Architecture implemented using verilog scoreboard algorithm, standard line<王垚> 在 2024-12-25 上传 | 大小:145kb | 下载:1
[VHDL编程] canopen-spec
说明:CANopen协议的详细说明,清楚的解释了什么是对象字典,以及SDO,PDO的通信规范,对CANOPEN通信状态机也作了说明。-CANopen protocol details, a clear explanation of what is an object dictionary, and SDO, PDO' s communications standards, for CANOPEN communication state<朱晖> 在 2024-12-25 上传 | 大小:45kb | 下载:1
[VHDL编程] verilog_a_modeling
说明:verilog-a 建模,在Cadence 中建立一个二级运放的VerilogA行为级模型,并进行建立时间等等仿真,以及对S/H电路的建模和仿真。 -verilog-a model in Cadence to create a secondary op amp VerilogA behavioral model and the simulation set-up time, etc., as well as S/H circuit<史培霖> 在 2024-12-25 上传 | 大小:1.95mb | 下载:1