[VHDL编程] STC12C5A60S2_UART2

说明：用来测试单片机第二串口通信是否正常的通信测试程序。-UART2 test UART2 test UART2 test UART2 test UART2 test UART2 test UART2 test UART2 test UART2 test UART2 test.
<johnnyp> 在 2024-12-24 上传 | 大小：35kb | 下载：1

[VHDL编程] control

说明：该程序描述了运用FPGA进行控制的S形曲线和其他传统加减速控制曲线方法的控制曲线比较研究。-This program is compiled in matlab circumstance。Describing the approach of S-curve control method in FPGA in machine controlling.
<赵九洲> 在 2024-12-24 上传 | 大小：780kb | 下载：1

[VHDL编程] abel4

说明：ABEL开发工具，带反编译，将JED反编生成AHDL-failed to translate
<lailinchun> 在 2024-12-24 上传 | 大小：896kb | 下载：1

[VHDL编程] combinational_divider

说明：参数可配置的除法器verilog源代码，验证通过-verilog soure code for divider with configurable parameters
<shuanghx> 在 2024-12-24 上传 | 大小：1kb | 下载：1

[VHDL编程] TLV5618

说明：TLV5618 DA转换程序 怎样用Verilog语言实现。-TLV5618 DA Converter， how to use Verilog language realize it。
<郑茂> 在 2024-12-24 上传 | 大小：1kb | 下载：1

[VHDL编程] spiflashcontroller_latest.tar

说明：基于SPI接口的flash控制器,实现对nand flash的控制和SPI接口电路-flash controller based on SPI interface
<sj> 在 2024-12-24 上传 | 大小：705kb | 下载：1

[VHDL编程] memristor

说明：忆阻器的SPICE建模模型说明及仿真结果说明-Memristor SPICE modeling and simulation results show that the model describes
<海到无涯> 在 2024-12-24 上传 | 大小：88kb | 下载：1

[VHDL编程] dpsk_m_fpga

说明：能够进行FPGA实现的DQPSK仿真程序！ -The DQPSK simulation program which can be implemented in FPGA.
<li tony> 在 2024-12-24 上传 | 大小：2kb | 下载：1

[VHDL编程] usb1_funct_latest.tar

说明：USB 1.1 slave/device IP core. Default configuration is 6 endpoints: 1 Control, 1 Isochronous IN, 1, Isochronous Out, 1 Bulk IN, 1 Bulk Out, 1 Interrupt IN. Includes control engine, providing full enumeration proces
<Andrey> 在 2024-12-24 上传 | 大小：58kb | 下载：1

[VHDL编程] FIRde-verilog-shixian

说明：有符号DA算法的FIR滤波器的Verilog实现-A symbol of the algorithm of DA FIR filters Verilog realized
<紫微> 在 2024-12-24 上传 | 大小：4kb | 下载：1

[VHDL编程] TSMC130

说明：本文档提供重要信息，并通知有关此版本的PDK的。谁想要或计划使用的PDK的用户，应先阅读整份文件。-This document gives important information and notice regarding this release of PDK. Users who want or plan to use this PDK should read the entire document first.
<pong hk> 在 2024-12-24 上传 | 大小：10.77mb | 下载：1

[VHDL编程] watch

说明：verilog 完全集合了电子表所拥有的功能，计时，调时，秒表，闹钟四个功能-verilog completely owned by a collection of spreadsheet functions, timing, tone, the stopwatch, alarm clock features four
<孙祥龙> 在 2024-12-24 上传 | 大小：1.45mb | 下载：1