文件名称:signed_add
- 所属分类：
- VHDL编程
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2017-11-07
- 文件大小：
- 2kb
- 下载次数：
- 0次
- 提 供 者：
- zhangc*******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
有符号定点数加法运算代码，使用Verilog HDL语言实现(Code writing in Verilog HDL,to solve the problem about signed number calculation.)
(系统自动生成,下载前可以参看下载内容)
下载文件列表
signed_add\signed_add.rc
signed_add\deb.bat
signed_add\nc.bat
signed_add\signed_add.fsdb
signed_add\signed_add.v
signed_add\signed_add_tb.v
signed_add
signed_add\deb.bat
signed_add\nc.bat
signed_add\signed_add.fsdb
signed_add\signed_add.v
signed_add\signed_add_tb.v
signed_add