资源列表
[VHDL编程] mux_2to1_4to1_8to1
说明:design verilog hdl for mux 2to1, mux4to1, mux8to1<14520950 > 在 2024-11-13 上传 | 大小:1kb | 下载:0
[VHDL编程] Zedboard_Camera_PCB
说明:camera and zedboard, vga<14520950 > 在 2024-11-13 上传 | 大小:77kb | 下载:0
[VHDL编程] pg007_srio_gen2
说明:FPGA手册,xilinx 的srio官方手册,仔细阅读(FPGA manual, Xilinx sRIO official manual, read carefully)<ck1993 > 在 2024-11-13 上传 | 大小:2.67mb | 下载:0
[VHDL编程] pingjie1
说明:基于fpga的pi/4dqpsk 调制,用Verilog语言编写(Pi/4dqpsk modulation based on FPGA, written in Verilog language)<maerzaizai > 在 2024-11-13 上传 | 大小:2.89mb | 下载:0
[VHDL编程] encode_cell
说明:ISE14.7平台,实现verilog的8b10b编解码。(verilog in ise for 8b10b decode and incode)<落叶无情1992 > 在 2024-11-13 上传 | 大小:1.15mb | 下载:0
[VHDL编程] i2s_interface
说明:verilog实现基于i2s协议接口,在fpga上验证通过。(Verilog implements the interface based on I2S protocol and verifies it on fpga.)<落叶无情1992 > 在 2024-11-13 上传 | 大小:264kb | 下载:0
[VHDL编程] 4Bit超前进位加法器门级电路设计与仿真
说明:用门级网表的方法对4Bit超前进位加法器门级电路连接关系用verilog语言进行描述(The connection relation of the gate level circuit of 4Bit carry adder is described in Verilog language with the method of gate level netlist)<tingyumian > 在 2024-11-13 上传 | 大小:147kb | 下载:0
[VHDL编程] uart_control
说明:UART接口的读写,8bit数据位,无停止位(UART interface read and write, 8bit data bits, no stop bit)<凌憬 > 在 2024-11-13 上传 | 大小:1kb | 下载:0
[VHDL编程] 夏宇闻-Verilog经典教程
说明:夏宇闻verilog经典教程,初学者必不可少的学习资料(Xia Wen Verilog classic tutorial, beginners essential learning materials)<理性的吃瓜 > 在 2024-11-13 上传 | 大小:1.29mb | 下载:0
[VHDL编程] Random_creat_2017
说明:产生8bit随机数,采用线性反馈移位寄存器(The 8bit random number is generated by using linear feedback shift register)<haha40508 > 在 2024-11-13 上传 | 大小:99kb | 下载:0