[VHDL编程] 基于VHDL的UART控制器设计

说明：UART模块的VHDL语言设计(Design of VHDL language based on UART module)
<周杰---123 > 在 2024-10-09 上传 | 大小：1039360 | 下载：0

[VHDL编程] Ethernet

说明：简易以太网测试仪包含fifo缓冲模块，crc校验模块，检测和检测模块等(Simplified Ethernet Tester: including fifo modular, crc modular, check modular etc.)
<loming > 在 2024-10-09 上传 | 大小：2048 | 下载：0

[VHDL编程] vote

说明：设计一个100人投票器，超过70人算通过，用verilog语言设计(Design a 100 person voter, more than 70 people passed, using Verilog language design)
<vsslms > 在 2024-10-09 上传 | 大小：17163264 | 下载：0

[VHDL编程] mul8

说明：用verilog设计了一个两个8位二进制数的乘法器(A multiplier of two 8 bit binary numbers is designed with Verilog)
<vsslms > 在 2024-10-09 上传 | 大小：17174528 | 下载：0

[VHDL编程] clock

说明：用verilog语言设计了一个数字钟，可以在板子上运行成功(A digital clock is designed with Verilog language, and it can run successfully on board)
<vsslms > 在 2024-10-09 上传 | 大小：7148544 | 下载：0

[VHDL编程] jishi

说明：用verilog语言设计了一个万年历，包括闰年判断，仿真正确(A calendar is designed with Verilog language, including leap year judgment, simulation is correct)
<vsslms > 在 2024-10-09 上传 | 大小：32549888 | 下载：0

[VHDL编程] fenpin

说明：用verilog语言设计了一个分频器，晶振频率为50MHz(A frequency divider is designed in Verilog language. The frequency of crystal oscillator is 50MHz)
<vsslms > 在 2024-10-09 上传 | 大小：4245504 | 下载：0

[VHDL编程] fifo

说明：fifo in qurtuas using verilog
<taewoo > 在 2024-10-09 上传 | 大小：10240 | 下载：0

[VHDL编程] vga256display

说明：这是VGA256色输出的verilog程序(vga 256 colors dispaly module)
<鱼子 > 在 2024-10-09 上传 | 大小：627712 | 下载：0

[VHDL编程] 04_led_test

说明：完整的跑马灯的FPGA代码，芯片为xilinx的S6(run led FPGA code , based on S6 of xilinx)
<声声不洗 > 在 2024-10-09 上传 | 大小：1343488 | 下载：0

[VHDL编程] 05_key_test

说明：按键的使用FPGA代码控制，包括去抖动等；(Button using FPGA code control, including jitter and so on;)
<声声不洗 > 在 2024-10-09 上传 | 大小：180224 | 下载：0

[VHDL编程] 06_pll_test

说明：锁相环IP核的使用，包括详细的配置，适合学习使用；(The use of PLL IP core, including detailed configuration, suitable for learning to use;)
<声声不洗 > 在 2024-10-09 上传 | 大小：232448 | 下载：0