[VHDL编程] CPU_Project_board

说明：CPU 5级流水线实现（加hazard处理与板级验证，板级验证带有按键消抖）-5-stage pipelined CPU (plus hazard dealing with board-level verification, board-level verification with key debounce)
<吴国文> 在 2024-10-14 上传 | 大小：14336 | 下载：0

[VHDL编程] TLC5620

说明：TLC5620串行DA转换，verilogHDL语言-TLC5620 DA
<李广坤> 在 2024-10-14 上传 | 大小：125952 | 下载：0

[VHDL编程] fifo_ip

说明：定制fifo IP核，8位宽，256深度，实现数据的写入和读取-Custom fifo IP core, 8-bit wide, 256 deep, realize the writing and reading of data
<> 在 2024-10-14 上传 | 大小：2048 | 下载：0

[VHDL编程] convolution

说明：卷积 严格遵守时序的一维卷积运算，用testbench测试了-convolution write a VHDL file to compute one-dimensional convolution latency 14
<Lu Li> 在 2024-10-14 上传 | 大小：22138880 | 下载：0

[VHDL编程] smg_clock

说明：基于FPGA开发板的数码管时钟代码，可用无误差，分别有时分秒。-a led clock verilog code,it can be used on fpga board,it can dispaly hour、minite and second.
<lee> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] VGA

说明：通过vga接口在VGA设备上显示汉字，颜色是16位输出-a vga display code which can display hanzi,it has 16bit red green blue output.it can work on fpga card.
<lee> 在 2024-10-14 上传 | 大小：2048 | 下载：0

[VHDL编程] del_skew

说明：按键消抖的verilog代码，在fpga开发板上可用，有按键功能的设计如果不消除抖动，可能会造成误触发-a cut key skew verilog code ,it can work on fpga card,key cut skew is very importent,the design may have error without the code.
<lee> 在 2024-10-14 上传 | 大小：1024 | 下载：0

[VHDL编程] VHDL-Code-and-TestBench-Code

说明：实现了三个功能电路的程序：时钟分频电路；移位寄存器；序列检测器。-Including three parts:frequency divider shifting register sequential detector
<jimmy020> 在 2024-10-14 上传 | 大小：100352 | 下载：0

[VHDL编程] simple_spi_latest.tar

说明：基于vhdl的spi主从模式的程序，实现简单的SPI收发，对于实际使用学习是个比较好的例子！-VHDL SPI master-slave mode based on the procedures, the realization of a simple SPI transceiver for practical use, is a good example of learning!
<焦龙超> 在 2024-10-14 上传 | 大小：575488 | 下载：0

[VHDL编程] VHDL-Programming-Examples

说明：分频器、译码器、编码器、计数器、状态机等基本的硬件描述语言代码-The basic hardware divider, decoders, encoders, counters, state machine descr iption language code
<zyz> 在 2024-10-14 上传 | 大小：1078272 | 下载：0

[VHDL编程] adc.v

说明：this an adc interface verilog code-this is an adc interface verilog code
<chester> 在 2024-10-14 上传 | 大小：2048 | 下载：0

[VHDL编程] w5500_spi_fpga

说明：共两个文件，一个是对网络芯片W5500进行控制的master spi接口，另一个是w5500命令控制逻辑，命令格式按照w5500芯片的要求，分为地址段，控制段和数据段进行统一控制。此外提供w5500芯片初始化及读写控制流程图。-A total of two documents, one is the master SPI interface for network control chip W5500, the other is a w
<nothing> 在 2024-10-14 上传 | 大小：56320 | 下载：0