文件名称:vhdl416yima.doc
介绍说明－－下载内容均来自于网络，请自行研究使用
四十六译码器 是用if语句描述的-library IEEE
use IEEE.std_logic_1164.all
entity encoder4_16 is
port ( d: in STD_LOGIC_VECTOR (3downto0)
q: out STD_LOGIC_VECTOR (15downto0))
end encoder4_16
architecture encoder_if of encoder4_16 is
begin
process(d)
begin
if d= 0000
use IEEE.std_logic_1164.all
entity encoder4_16 is
port ( d: in STD_LOGIC_VECTOR (3downto0)
q: out STD_LOGIC_VECTOR (15downto0))
end encoder4_16
architecture encoder_if of encoder4_16 is
begin
process(d)
begin
if d= 0000
(系统自动生成,下载前可以参看下载内容)
下载文件列表
vhdl416yima.doc