[VHDL编程] sdram_ver_134

说明：SDRAM控制器的源代码打包下载，不错不错值得-SDRAM controller source code pack download, well worth a good try
<jinyong> 在 2025-01-16 上传 | 大小：113kb | 下载：0

[VHDL编程] ethernet

说明：以太网控制器VHDL实现以及相关参考文档，超有使用价值，请仔细阅览-ethernet MAC controller VHDL realize
<yanglun> 在 2025-01-16 上传 | 大小：992kb | 下载：0

[VHDL编程] dds_using_FPGA

说明：利用FPGA实现DDS经过编译没有错误。编译环境为QuartusII7.2，该环境集成了IP核，可以提高开发效率。-FPGA realization of the use of DDS compiled no errors. Compiler environment QuartusII7.2, the environment integrated IP core, can improve the development efficien
<白涛> 在 2025-01-16 上传 | 大小：98kb | 下载：0

[VHDL编程] count10

说明：用vhdl编写的十进制计数器，内部说明详细。-Prepared using VHDL decimal counter, the internal descr iption in detail.
<雪花> 在 2025-01-16 上传 | 大小：149kb | 下载：0

[VHDL编程] vga_colors

说明：该项目在VGA显示器上显示8色竖彩条。使用VerilogHDL语言编写，在Altera公司的QuartusII开发环境下验证通过。-The project was displayed on the monitor VGA color vertical color 8. VerilogHDL language used in Altera' s development environment QuartusII verificati
<submars> 在 2025-01-16 上传 | 大小：15kb | 下载：0

[VHDL编程] vga_hex_disp

说明：该项目可在VGA显示器上显示ＲＡＭ或ＲＯＭ中的十六进制数据，使用ＶｅｒｉｌｏｇＨＤＬ语言编写，在ＱｕａｒｔｕｓＩＩ开发环境下验证。-The Project displays the content of memory cells in the form of hexadecimal numbers. It uses RAM and ROM memory modules available through special function
<submars> 在 2025-01-16 上传 | 大小：18kb | 下载：0

[VHDL编程] Quartus7.2

说明：通过VHDL实现4位全加器，8位全加器，和8位通用寄存器的设计-4-bit full adder 8-bit full adder 8-bit register using vhdl
<yepp_u2> 在 2025-01-16 上传 | 大小：903kb | 下载：0

[VHDL编程] can.tar

说明：can控制器IP核，verilog语言描述实现。含测试例-can controller IP core, verilog language described realize. Containing the test cases
<yu> 在 2025-01-16 上传 | 大小：53kb | 下载：0

[VHDL编程] OR1200_verilog

说明：or1200开源risc cpu的verilog描述实现，cpu源代码分析与芯片设计一书的源码-or1200 open source Verilog descr iption of the risc cpu realize, cpu source code analysis and chip design source book
<yu> 在 2025-01-16 上传 | 大小：200kb | 下载：0

[VHDL编程] fpga

说明：FPGA 的教程 ,适合初学者，望有点启发-fpga
<yukunshi> 在 2025-01-16 上传 | 大小：2.2mb | 下载：0

[VHDL编程] MaxPlusII

说明：MaxPlus II 简易用户使用入门指南，解释详尽，内容易懂-Simple user MaxPlus II Getting Started Guide to explain the detailed
<yol> 在 2025-01-16 上传 | 大小：229kb | 下载：0

[VHDL编程] ddszh

说明：基于FPGA的DDS正弦信号发生器,信号失真小，频率稳定，可调-FPGA DDS shuzhi xinhao
<wzy> 在 2025-01-16 上传 | 大小：321kb | 下载：0