[VHDL编程] sourceCODE

说明： binary to grey grey to binary 8x3 encoder 2x4 decoder etc- binary to grey grey to binary 8x3 encoder 2x4 decoder etc..
<live@1892> 在 2025-01-25 上传 | 大小：203kb | 下载：0

[VHDL编程] lzrw1-compressor-core_latest.tar

说明：Lzrw1 压缩算法。spatan6上运行，有完整的仿真环境和代码testbench-Lzrw1 compression algorithm. runs on spatan6, a complete simulation environment and testbench code
<李冬阳> 在 2025-01-25 上传 | 大小：4.4mb | 下载：0

[VHDL编程] S1_38YIMA

说明：38译码器，用ISE12.3实现。用Verilog HDL语言编写-38 decoder implemented with ISE12.3. Written in Verilog HDL language
<Shixuan Gou> 在 2025-01-25 上传 | 大小：146kb | 下载：0

[VHDL编程] S2_counter

说明：用verilog HDL语言编制的计数器，并且可以在开发板上以灯亮灭体现功能，Xilinx的Spartan6系列芯片。-Counter with verilog HDL language preparation, and the development board to be light reflected off function, Xilinx' s Spartan6 series chips.
<Shixuan Gou> 在 2025-01-25 上传 | 大小：289kb | 下载：0

[VHDL编程] S16_ADC

说明：用Verilog HDL语言编写的AD转换器，可以再Xilinx芯片实现，用ISE软件环境下开发-Using Verilog HDL language AD converter, you can then Xilinx chip, with the ISE software development environment
<Shixuan Gou> 在 2025-01-25 上传 | 大小：1.39mb | 下载：0

[VHDL编程] ML605_uart

说明：本案例是开发xinlinx ml605 FPGA上使用UART通信的简单例程-This case is the development of the xinlinx ml605 FPGA UART communication using simple routine
<xiacheyun> 在 2025-01-25 上传 | 大小：801kb | 下载：0

[VHDL编程] key_led1

说明：简单的按键控制LED登，适合FPGA-Verilog初学者-Simple button control LED board, suitable for FPGA-Verilog beginners
<eleen> 在 2025-01-25 上传 | 大小：1.33mb | 下载：0

[VHDL编程] vhdl

说明：通过VHDL语言，实现简单的多路选择器、串行加法器、并行加法器、计数器-By VHDL language, a simple multiple-choice, serial adder, parallel adder, counter
<zdy> 在 2025-01-25 上传 | 大小：12kb | 下载：0

[VHDL编程] fpga_code

说明：神经网络ELM的vhdl实例，该算法权值已在matlab上训练好，实际就充当一个硬件分类器-Vhdl examples ELM neural network, which is a good weight algorithm has been trained on matlab, actually acts as a hardware classifier
<王力> 在 2025-01-25 上传 | 大小：287kb | 下载：0

[VHDL编程] count

说明：倒数计时器，从9倒数到1，同时显示在数码管上-Countdown timer, countdown from 9 to 1, while on the digital display
<liujieq> 在 2025-01-25 上传 | 大小：283kb | 下载：0

[VHDL编程] adder

说明：Adder vhdl code 8bit from a project i did last week
<kazax> 在 2025-01-25 上传 | 大小：1kb | 下载：0

[VHDL编程] comparator

说明：32bit comparator code vhdl from an old project
<kazax> 在 2025-01-25 上传 | 大小：1kb | 下载：0