资源列表

« 1 2 ... .14 .15 .16 .17 .18 3419.20 .21 .22 .23 .24 ... 4311 »

[VHDL编程rom

说明:一个 16×8bit 的ROM程序包括程序的初始化。-A 16 × 8bit the ROM initialization procedures, including procedures.
<h13978699183> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程VHDLFrequencycircuit

说明:分频电路的VHDL设计,在你的设计中,如果有用到分频电路的话,他将帮组你了解分频电路-VHDL frequency circuit design, in your design, if useful to the sub-band circuit, he will help you understand the sub-group frequency circuit
<zuokai> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程STATE

说明:
<罗兰> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程STATE1

说明:VHDL源代码,莫尔型状态机,使用VHDL语言编写-VHDL source code, Moore type state machine, the use of VHDL language
<罗兰> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程STATE2

说明:VHDL源代码,使用VHDL语言编写,莫尔型状态机-VHDL source code, the use of VHDL language, Moore type state machine
<罗兰> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程STATE3

说明:VHDL源代码,使用VHDL语言编写,异步复位状态机-VHDL source code, the use of VHDL language, asynchronous reset state machine
<罗兰> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程STATE4

说明:VHDL源代码,使用VHDL语言编写,米勒型状态机-VHDL source code, the use of VHDL language, Miller-type state machine
<罗兰> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程STATE5

说明:VHDL源代码程序,使用VHDL语言编写,米勒,莫尔型状态机-VHDL source code, the use of VHDL language, Miller, Moore type state machine
<罗兰> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程FIFO

说明:VHDL源代码程序,使用VHDL语言编写,一个FIFO的代码实现工程-VHDL source code, the use of VHDL language, a FIFO realize the code works
<罗兰> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程divider

说明:基于srt-2算法,利用verilog实现16位定点无符号数除法器(除数、被除数均由16位整数和16位小数组成,商由32位整数和16位小数构成,余数由32位小数组成)-Based on the srt-2 algorithm, the use of Verilog to achieve 16-bit unsigned fixed-point divider number (divisor, dividend by 16-bit inte
<刘蒲霞> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程verilog_UART

说明:This Verilog HDL descr iption implements a UART Version 1.1 : Original Creation 2.1 : added comments
<keyoung> 在 2025-01-25 上传 | 大小:3kb | 下载:0

[VHDL编程gal_16v8

说明:基于GAL16V8D的一个时钟整开逻辑代码.Verilog编写!-GAL16V8D based on a clock the whole logic of the code to open. Verilog prepared!
<ZZ> 在 2025-01-25 上传 | 大小:3kb | 下载:0
« 1 2 ... .14 .15 .16 .17 .18 3419.20 .21 .22 .23 .24 ... 4311 »

源码中国 www.ymcn.org