[VHDL编程] 8-bit-RISC_CPU

说明：8位RISC_CPU设计的verilog源码以及工程文件、测试数据文件。在modelsim 10.1d下验证成功，打开工程文件即可使用。-8 RISC_CPU design verilog source code and project files, test data files. In modelsim 10.1d validation is successful, open the project file can be used
<> 在 2025-01-26 上传 | 大小：186kb | 下载：0

[VHDL编程] ov7670

说明：OV7670驱动代码（源码） 只为驱动代码，输出为像素点信号，必须有相应的下层模块才能完全完成对摄像头的控制-OV7670 driver code (source) only for the driver code, the output pixel signal, there must be a corresponding lower module to fully complete camera control
<张安> 在 2025-01-26 上传 | 大小：8kb | 下载：0

[VHDL编程] I2C

说明：I2C控制源码 用于摄像头的信号传输和控制。 在使用时FPGA需要接上上拉电阻否则无效-I2C control source signal transmission and control for the camera. When using the pull-up resistor connected FPGA requires otherwise invalid
<张安> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] watch_dog

说明：看门狗程序设计，使用verilog HDL语言编写-Watchdog program design, using verilog HDL language
<甄红欣> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] ROCE_PCI_LED

说明：pci9054 上下位机通信下位机代码 -verilog project for the communication between PC and PCI board.
<prz> 在 2025-01-26 上传 | 大小：1.93mb | 下载：0

[VHDL编程] cpu

说明：16位CPU请认真书写上传资料的详细功能、包含内容说明(至少要20个字)。尽量不要让站长把时间都花费在为您-16-bit cpu
<jackielee> 在 2025-01-26 上传 | 大小：3.46mb | 下载：0

[VHDL编程] test_led

说明：Verilog语言的24小时计数器，数码管显示，按键调时，在CPLD上调试正常。-Verilog language 24-hour counter, digital display, when the key tone on CPLD normal debugging.
<lgs2007m> 在 2025-01-26 上传 | 大小：821kb | 下载：0

[VHDL编程] I2C

说明：K2FPGA开发板实验教程——I2C协议说明及verilog实现读写I2C器件，中文内涵代码，验证可用。-K2FPGA development board test tutorial- I2C protocol descr iption and verilog read and write I2C devices, Chinese connotation code to verify availability.
<lgs2007m> 在 2025-01-26 上传 | 大小：1.42mb | 下载：0

[VHDL编程] ADDER_8BIT_FOR_BCD

说明：基于FPGA的由两个四位全加器合成的八位全加器 -Based on the synthesis of two four eight full adder full adder FPGA
<liu> 在 2025-01-26 上传 | 大小：420kb | 下载：0

[VHDL编程] digital_clock

说明：数字钟的设计，系统分为5个模块，Freq_div模块，Clock_cnt模块，Clock_ctl模块，Key_ctl模块和Display模块。系统目标：用8个LED 显示时间，如9点25分10秒显示为，09－25－10。（2）设置2个按键，按键SET用于工作模式选择，按键UP用于校时。-Digital clock design, the system is divided into five modules, Freq_div modu
<李龙> 在 2025-01-26 上传 | 大小：1.52mb | 下载：0

[VHDL编程] yimaqi

说明：基于FPGA环境开发，采用3-8译码电路原理。制作而成的译码器- FPGA-based development environment, using 3-8 decoder circuit schematic. Made of a decoder
<曌黁> 在 2025-01-26 上传 | 大小：1kb | 下载：0

[VHDL编程] traffic

说明：自动交通控制系统,设计一个具有主、支干道十字路口的交通灯自动控制芯片。 当主干道与支干道均无车辆要求通行时，主干道应保持畅通，亮绿灯，支干道亮红灯。 如果主干道无车，支干道有车，则允许支干道通行，主干道亮红灯，支干道亮绿灯。 如果主干道和支干道均有车要求通行，则两者应交替通行，并要求主干道每次通行30秒，支干道每次通行20秒，并显示剩余时间。 每次绿灯变红灯时，黄灯应先亮3秒钟，并显示绿灯和黄灯剩余时间。 -Auto
<李龙> 在 2025-01-26 上传 | 大小：24kb | 下载：0