[VHDL编程] protect1.3-clpd

说明：pwm死区保护最小脉宽程序vhdl语音，自己编程，课题中也使用，希望大家下载-pwm dead zone protection program vhdl minimum pulse width of voice, their own programming, also used in the subject, I hope everyone downloads
<gigi> 在 2025-01-25 上传 | 大小：13.34mb | 下载：0

[VHDL编程] axi_ad9129

说明：ad9129 测试源代码-AD9129 test source code。。。。。。.....
<木子> 在 2025-01-25 上传 | 大小：2kb | 下载：0

[VHDL编程] ddr2_mem

说明：DDR2 xilinx ipcore 头文件 可以进行读写DDR2操作的接口! 读写时注意 按照时序控制进行！-DDR2 xilinx top file， you can read or write DDR2 interface。 attention：please control it ！
<yan> 在 2025-01-25 上传 | 大小：6kb | 下载：0

[VHDL编程] DISPLAY_CONTROL

说明：并行数码管控制文件。可根据此文件自行扩充至任意位数码管。-Parallel digital control file. This file can be expanded according to their own arbitrary digital tube.
<杨空> 在 2025-01-25 上传 | 大小：1kb | 下载：0

[VHDL编程] fasong

说明：发送正交码文件。可根据此文件设置任意长度和比重的正交码。-Send orthogonal code files. Can be set to any length and proportion of orthogonal code based on this document.
<杨空> 在 2025-01-25 上传 | 大小：1kb | 下载：0

[VHDL编程] helu

说明：多路逻辑信号-数字信号转换器。可根据此文件修改输入输出口数量。- Multiplexing logic signal- digital signal converter. The number of input and output ports can be modified according to this document.
<杨空> 在 2025-01-25 上传 | 大小：1kb | 下载：0

[VHDL编程] yanshi_31

说明：一路信号计数延时器。可根据此文件修改延迟时间。-One signal count delay. Delay time can be modified according to this document.
<杨空> 在 2025-01-25 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：时序逻辑电路的习题,主要测试状态机以及ASM流程图的绘制-Drawing exercises sequential logic circuits, the main test state machine and ASM flowchart
<lh> 在 2025-01-25 上传 | 大小：77kb | 下载：0

[VHDL编程] ASM

说明：时序逻辑电路的系统设计方法介绍,适合大部分人的EDA学习-System design sequential logic circuit descr iption, suitable for most people to learn EDA
<lh> 在 2025-01-25 上传 | 大小：330kb | 下载：0

[VHDL编程] SZ-VHDL

说明：系统数字逻辑电路设计方法以及示例的介绍,分析较好,有价值-System digital logic circuit design methods and introduce examples, analyze good and valuable
<lh> 在 2025-01-25 上传 | 大小：3.66mb | 下载：0

[VHDL编程] Lab2_comp2bit

说明：二位比较器的设计与实现,基于SPARTAN-6 XC6SLX16开发板.nexy3-SPARTAN-6 XC6SLX16.nexy3。
<penglx1803> 在 2025-01-25 上传 | 大小：221kb | 下载：0

[VHDL编程] Lab3_mux24a

说明：4位2选1多路选择器的设计与实现。nexy3开发板。本实验中用Verilog语句来描述。-Xilinx ISE 12.3.nexy3.
<penglx1803> 在 2025-01-25 上传 | 大小：98kb | 下载：0