[VHDL编程] bijiaoqi

说明：应用vhdl语言进行加法器的设计，比较器的设计，随着vhdl语言的应用越来越广泛，其重要性也更加明确。希望对大家有所帮助。-application vhdl language adder design, compared with the design, With vhdl language widely used, the importance of which was more explicit. We want to help.
<李里> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] Verilogdianzirili

说明：基于Verilog 的电子日历与电子时钟程序，可以进行调日期、星期、时间的分钟与小时，通过几种模式来显示日历与时间。-Verilog-based electronic calendar and e-clock procedures, can be adjusted date, week, time of minutes and hours, through several models to display a calendar and
<iqpler> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] src

说明：一个SDH中最基本传输模块STM-1的帧头检测器，verilog编程实现-A basic SDH transmission module STM-1 Header detector, verilog Programming
<fredyu> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] DivArrUns

说明：用VHDL实现的除法器,非常好使,仿真通过了-Using VHDL realize the divider, so very, simulation adopted
<初德进> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] Quad_ip

说明：this come from alter ,you can look and find it on line.
<fff> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] VHDL_to_UART

说明：用VHDL编写的串口通讯程序，包括几个不同的程序例子，也可以用verilog进行改写。
<汪毅> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] 16Point-radix4-FFT

说明：本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運輸的實施一起為連續輸入資料減少資料記憶要求。-This paper presents a root element of the use of 4 Butterfly (m, n)- the counter to reduce the hardware complexit
<旻倫> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] i2c8583

说明：
<lili> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl_rs232

说明：使用FPGA透过RS232与PC的作沟通，
<苏山河> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] RS232_Interrupt_Code_niosII

说明：串口中断＿niosII.rar 解压密码：www.21control.com
<严友> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] PS2

说明：使用XLINX的FPGA实现P/S2的键盘接口-The FPGA using XLINX realize P/S2 keyboard interface
<toneytang> 在 2025-01-26 上传 | 大小：3kb | 下载：0

[VHDL编程] oneperiod

说明：将正弦波分割，数字化处理，即dds技术，为verilog做准备-Will be sinusoidal segmentation, digital processing, that is, dds technology, ready to do for the Verilog
<严新文> 在 2025-01-26 上传 | 大小：3kb | 下载：0