[VHDL编程] svtb_ahb_sram

说明：一款verilog设计的SRAM控制器，可以实现AHB总线控制的功能。(abcdefghijklmnopqrstuvwxyz)
<fkmeng> 在 2024-12-23 上传 | 大小：3.22mb | 下载：0

[VHDL编程] S03_基于ZYNQ的DMA与VDMA的应用开发

说明：VIVADO dma以及vdma 使用文档 基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)
<kernelstory> 在 2024-12-23 上传 | 大小：9.24mb | 下载：0

[VHDL编程] S04_基于ZYNQ的HLS 图像算法设计基础

说明：VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)
<kernelstory> 在 2024-12-23 上传 | 大小：7.63mb | 下载：0

[VHDL编程] S05_example_Network

说明：vivado lwip 应用文档 基于zynq 7020(vivado lwip example text of zynq)
<kernelstory> 在 2024-12-23 上传 | 大小：3.24mb | 下载：1

[VHDL编程] sram

说明：FPGA 读写 SRAM 存储块，verilog代码(Read and write SRAM memory block and Verilog code in FPGA)
<bin_mm3> 在 2024-12-23 上传 | 大小：1.32mb | 下载：0

[VHDL编程] verilog实现dds

说明：基于FPGA实现信号发生器的的功能，较好的参考资料。(The function of signal generator is realized based on FPGA, which is a good reference.)
<sudochang> 在 2024-12-23 上传 | 大小：2.47mb | 下载：1

[VHDL编程] Rs通用编码

说明：适用各种体制的RS编码，Verilog实现，配置本原多项式参数即可
<1314@someone> 在 2019-08-29 上传 | 大小：1.71kb | 下载：0

[VHDL编程] nexys3--ucf

说明：nexys3--ucf is the ucf file for nexys3 board
<jcljob> 在 2019-09-06 上传 | 大小：4.08kb | 下载：0

[VHDL编程] 运动目标检测

说明：通过fpga开发板控制ov7670摄像头检测目标 实现运动检测(shi xian yun dong jian ce .)
<zero_lz> 在 2024-12-23 上传 | 大小：13kb | 下载：1

[VHDL编程] AHB-task-slave-master

说明：ahb master行为级模型，ahb slave模型(AHB master behavior level model, AHB slave model)
<鱼在在藻> 在 2024-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] Weighted-Round-Robin-Arbiter-master

说明：带权重的优先级轮转算法的verilog实现(Verilog implementation of priority rotation algorithm with weight)
<鱼在在藻> 在 2024-12-23 上传 | 大小：427kb | 下载：0

[VHDL编程] module_average_filter

说明：一个中值滤波算法的verilog实现。。。。。。。(Verilog implementation of a median filtering algorithm)
<兴鹏> 在 2024-12-23 上传 | 大小：4kb | 下载：0