[VHDL编程] Verilog-HDL基础知识非常好的学习教程

说明：Verilog-HDL基础知识非常好的学习教程(Verilog-HDL basic knowledge, a very good learning tutorial)
<芮芊 > 在 2024-11-13 上传 | 大小：556kb | 下载：0

[VHDL编程] 4.3tftlcd

说明：用altera公司平台写的4.3’TFT_LCD驱动程序文档，显示彩色条纹(Using the 4.3 'TFT_LCD driver document written by Altera company platform to display color stripes)
<芮芊 > 在 2024-11-13 上传 | 大小：13kb | 下载：0

[VHDL编程] source code

说明：2.6'TFT_LCD驱动源程序，可以在quartusII平台上直接运行(2.6'TFT_LCD driver source program, you can run directly on the quartus II platform)
<芮芊 > 在 2024-11-13 上传 | 大小：51kb | 下载：0

[VHDL编程] verilog黄金参考指南中文版

说明：verilog 非常好的中文指南编程技巧，很详细(Verilog very good guide to Chinese programming skills, very detailed)
<芮芊 > 在 2024-11-13 上传 | 大小：470kb | 下载：0

[VHDL编程] ddr3_128

说明：DDR3 读写操作，使用spartan6平台验证。(DDR3 read and write operations,the use of spartan6 platform validation.)
<雷力风神 > 在 2024-11-13 上传 | 大小：10.21mb | 下载：0

[VHDL编程] temp

说明：掌握时间一直是人们最基本的需求，而在快节奏的当今社会，时间更是一个很重要的工具。电子时钟是利用电子技术构成时钟功能的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，拥有更长的寿命，因此现在越来越得到广泛的使用。按照系统设计功能的要求，系统分为综合计时模块，数据调整模块，红外接收解码模块以及显示模块等4个模块，其中综合计时模块又包含7个子模块（年、月、日、星期、时、分、秒），每个子模块都具有预置，计数和进位的功能。(Time
<niconi > 在 2024-11-13 上传 | 大小：1.3mb | 下载：0

[VHDL编程] chysn

说明：Automatic identification in the matlab environment the size of the connected area, For time-frequency analysis algorithm, Principal component analysis of multivariate data analysis projection.
<tfeaivu > 在 2024-11-13 上传 | 大小：147kb | 下载：0

[VHDL编程] sai_ex72

说明：This program has exceeded the performance of other algorithms, Including AHP, factor analysis, regression analysis, cluster analysis, DC-DC power single-part set-loop control.
<pqsgpjm > 在 2024-11-13 上传 | 大小：147kb | 下载：0

[VHDL编程] FPGA 经典 100 问

说明：fpga 经典100问 ，一些较好的资料整理(FPGA classic 100 questions, some better data collation)
<刘磊帅锅 > 在 2024-11-13 上传 | 大小：3.11mb | 下载：0

[VHDL编程] cordic

说明：硬件实现了cordic算法，具有快速实现的优势(verilog version of cordic algorithm)
<垚垚佟 > 在 2024-11-13 上传 | 大小：4kb | 下载：0

[VHDL编程] jp

说明：led灯按顺序显示，EDA课程实验,verilog语言(EDA experiment with Verilog language)
<miaomiaojiang > 在 2024-11-13 上传 | 大小：2kb | 下载：0

[VHDL编程] y210

说明：三八译码器，四位加法器，EDA实验，用verilog编写(EDA experiment with verilog language)
<miaomiaojiang > 在 2024-11-13 上传 | 大小：1kb | 下载：0