[VHDL编程] filter - Copy (2)

说明：this is a filter with ise 14.6
<farzam > 在 2024-11-13 上传 | 大小：6.69mb | 下载：0

[VHDL编程] blockRomTest

说明：it is a rom with vhdl
<farzam > 在 2024-11-13 上传 | 大小：3.71mb | 下载：0

[VHDL编程] fenpin

说明：利用vhdl写的分频程序，芯片是LATTICE的(Using VHDL to write frequency division procedures, the chip is LATTICE)
<XIANNV > 在 2024-11-13 上传 | 大小：117kb | 下载：0

[VHDL编程] 5828

说明：Using MATLAB dynamic clustering or iterative self-organizing data analysis, Calculate the multifractal trend fluctuation analysis, LFM pulse compression of the Matlab program.
<特特 > 在 2024-11-13 上传 | 大小：5kb | 下载：0

[VHDL编程] xc3sprog_rev780_working_with_xc6slx9_spi

说明：xc3sprog working version see http://xc3sprog.sourceforge.net/ use with https://sourceforge.net/projects/libusb-win32/
<MAA > 在 2024-11-13 上传 | 大小：1.43mb | 下载：0

[VHDL编程] VerilogHDL

说明：Samir Palnitkar-Verilog HDL_ a guide to digital design and synthesis-SunSoft Press (2003)
<MAA > 在 2024-11-13 上传 | 大小：2.15mb | 下载：0

[VHDL编程] Palnitkar_Verilog_1996

说明：Samir Palnitkar-Verilog Digital Design Synthesis-SunSoft Press (1996)
<MAA > 在 2024-11-13 上传 | 大小：8.62mb | 下载：0

[VHDL编程] 05448528

说明：s a clean renewable energy, wind energy draws more and more attention around the world. In case of high wind speed or low speed but substantial installed wind power capacity, wind turbine generators (WTGs) will take t
<phdscolar11 > 在 2024-11-13 上传 | 大小：294kb | 下载：0

[VHDL编程] IIC读写EEPROM发送到PC串口

说明：能实现用IIC读EEPROM并且将读取的数据通过串口发送到PC端，以及在PC端通过串口发送数据给FPGA，再利用IIC将数据写入EEPROM(The program can realize that FPGA read the data from EEPROM by IIC and then send it to PC by UART,and that PC send the data to FPGA by UART and the
<lml_234 > 在 2024-11-13 上传 | 大小：241kb | 下载：0

[VHDL编程] vga

说明：fpga控制vga在显示器上的彩条显示()
<文心星辰 > 在 2024-11-13 上传 | 大小：11kb | 下载：0

[VHDL编程] uartverilog

说明：FPGA利用串口、FIFO实现串口收发数据(FPGA using serial port, FIFO serial transceiver data)
<mzl127 > 在 2024-11-13 上传 | 大小：192kb | 下载：0

[VHDL编程] 8_1

说明：一个具有置位、复位、左移和右移功能的八位移位寄存器/“01011010”序列检测器。移位寄存器电路端口为：异步清零输入端口rst，输入时钟clk，置数判断输入端口load，移位类型判断输入端口m，数据输入端口data[7:0]，输出端口q[7:0]。序列检测器电路端口为：异步清零输入端口rst，输入时钟clk，串行数据输入端口d，输出标志端口s。(A eight bit shift register / 01011010 sequenc
<白学 > 在 2024-11-13 上传 | 大小：92kb | 下载：0