[VHDL编程] 卷积交织器解交织器设计

说明：交织技术通常分为分组交织和卷积交织。分组交织过程是数据先按行写入，再按列读出；解交织过程是数据先按列写入，再按行读出。其特点是结构简单，但数据延时时间长，而且所需的存储器比较大。(Interleaving techniques are usually divided into packet interleaving and convolution interleaving. Packet interleaving process is
<一个+ > 在 2024-11-12 上传 | 大小：736kb | 下载：0

[VHDL编程] costas

说明：matlab科斯塔斯环的仿真，有波形，很实用的程序(matlab costas m programm)
<zhangqingxi > 在 2024-11-12 上传 | 大小：1kb | 下载：0

[VHDL编程] HanoiTower

说明：使用Verilog HDL 以及VHDL语言，运用FPGA中的VGA显示原理以及键盘控制原理，开发汉诺塔简易游戏(The use of Verilog HDL and VHDL language, the use of FPGA in the VGA display principle and keyboard control principle, the development of Hanoi simple game)
<〝奈我何、 > 在 2024-11-12 上传 | 大小：5.85mb | 下载：1

[VHDL编程] FPGA的学习流程

说明：FPGA 的学习流程，FPGA设计人员的进阶路线， FPGA设计学习经验小谈等等论坛经验总结(FPGA's learning process, the advanced course of FPGA designers, FPGA design, learning experience, little talk, and so on)
<linlei > 在 2024-11-12 上传 | 大小：340kb | 下载：0

[VHDL编程] 新建

说明：MCP4725实现的i2c驱动程序，通过DA转换实现函数发生器(MCP4725 come ture i2c drive program,Through da conversion function generator in English)
<狍狍丫 > 在 2024-11-12 上传 | 大小：69kb | 下载：0

[VHDL编程] 3 8

说明：用VHDL多种方法实现3-8译码器,元件例化(use VHDL realize 3-8decoder)
<硅谷大帝 > 在 2024-11-12 上传 | 大小：10kb | 下载：0

[VHDL编程] digital_clock

说明：vivado 学习资料 数字时钟设计 新建工程后导入相关文件（source）(digital clock Vivado learning materials Digital clock design, new construction, import related documents (source))
<kkoogqw > 在 2024-11-12 上传 | 大小：2kb | 下载：0

[VHDL编程] TMC module control

说明：控制两相步进电机在不同的位置开始相应的转动(control the rotation of the step motor at different position)
<光头胡子男 > 在 2024-11-12 上传 | 大小：22kb | 下载：0

[VHDL编程] VHDL设计100例

说明：VHDL设计100例(VHDL source code of the 100 cases)
<lovegiving > 在 2024-11-12 上传 | 大小：6.33mb | 下载：0

[VHDL编程] AD9777

说明：基于FPGA平台设计的AD9777芯片的代码(AD9777 chip design based on FPGA platform code)
<leopard021224 > 在 2024-11-12 上传 | 大小：286kb | 下载：0

[VHDL编程] I2C_slaver_verison3.0

说明：I2C从机模块，包含testbench，平台是vivado,仿真测试通过。(I2C slave module, including testbench, the platform is vivado, simulation test passed.)
<wenxulyu > 在 2024-11-12 上传 | 大小：2mb | 下载：0

[VHDL编程] pll_self_rst

说明：用于检测ALTERA FPGA PLL应用中出现的假锁定问题(Used to detect false lock problems in ALTERA FPGA PLL applications)
<njithjw > 在 2024-11-12 上传 | 大小：471kb | 下载：0