[VHDL编程] counter

说明：counter that counts by generating clock.
<hamed> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] adda_test

说明：xilinx spartan3 读写adc程序-xilinx spartan3 read adc program
<yufei> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 8b10btest

说明：lattice fpga serdes接口程序-lattice fpga serdes interface program
<yufei> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 2

说明：图像分割，将运动图像从背景图像中提取出来。-Image segmentation, the moving image extracted from the background image.
<成语> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 31296363kmeans1

说明：图像分割，能够很好的提取运动图像，比较清晰。-Image segmentation, the extraction of moving images can be very good, relatively clear.
<成语> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] AD_fsm

说明：AD7892的状态机VHDL代码。完成时序控制，4通道数据采集和AD转换。-the FSM of AD7892
<马寅> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] yiweijicunqi

说明：移位寄存器实现串并转换，8位移位寄存器，具有一步复位，同步置数，同步清零-Serial shift register implementation and conversion, 8-bit shift register, with a further reduction, the number of synchronous set, synchronous clear
<肖亚> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] sine_package

说明：Sine wave generation Package
<Palanivelraj> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] mult

说明：用verilog HDL语言实现的16位乘法器，以及tesrbench（测试文件）。-Verilog HDL language with 16-bit multiplier, and tesrbench (test file).
<jiyun> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] dds

说明：DDS数字函数信号发生器，采用VHDL编写，可以产生正弦波、锯齿波、三角波信号，信号的频率和相位都可调。-DDS Digital Function Generator using VHDL write, you can produce sine, sawtooth, triangle wave signal, the signal s frequency and phase are adjustable.
<郝心情> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] liftbd53

说明：小波提升算法5_3 verilog 源码-Wavelet lifting algorithm 5_3 verilog source
<qwbaoba> 在 2025-01-13 上传 | 大小：1kb | 下载：0

[VHDL编程] top

说明：动态可重构的顶层设计，给出了所有的静态逻辑和端口设计啊-top design for PR
<许飞> 在 2025-01-13 上传 | 大小：1kb | 下载：0