[VHDL编程] UART_NEW

说明：有效实现串口通信过程中的发送和接收功能，-Serial communication
<lt> 在 2024-10-11 上传 | 大小：8055808 | 下载：0

[VHDL编程] UART_rt

说明：有效实现串口通信过程中，接收和发送功能模块-Serial communication
<lt> 在 2024-10-11 上传 | 大小：8055808 | 下载：0

[VHDL编程] horno

说明：Code to temperature control, Asembler,
<Volta> 在 2024-10-11 上传 | 大小：3072 | 下载：0

[VHDL编程] Intro-VHDL-1

说明：Intro vhdl 1, electronic enginering
<Volta> 在 2024-10-11 上传 | 大小：362496 | 下载：0

[VHDL编程] Intro-VHDL-2

说明：intro VHDL 2 , electronic enginering
<Volta> 在 2024-10-11 上传 | 大小：422912 | 下载：0

[VHDL编程] Intro-VHDL-3-part1

说明：intro VHDL part 3 section 1, electronic enginering
<Volta> 在 2024-10-11 上传 | 大小：472064 | 下载：0

[VHDL编程] Intro-VHDL-3-part2

说明：intro VHDL part 3 section 1, electronic enginering
<Volta> 在 2024-10-11 上传 | 大小：278528 | 下载：0

[VHDL编程] Manual-VHDL

说明：Manuel VHDL, electronic enginering
<Volta> 在 2024-10-11 上传 | 大小：1089536 | 下载：0

[VHDL编程] counter8

说明：使用vhdl语言和quartus平台建立的8位计数器的简单仿真-Using vhdl language and platform quartus established 8-bit counter simple simulation
<高成> 在 2024-10-11 上传 | 大小：2885632 | 下载：0

[VHDL编程] fdivision

说明：在quartus平台下，并使用verillog hdl编写的时钟分频仿真-In quartus platform and use verillog hdl write clock divider simulation
<高成> 在 2024-10-11 上传 | 大小：2992128 | 下载：0

[VHDL编程] lcd-1602

说明：关于用4端口对lcd1602显示，一般都是通过8端口显示的，上传的这个是ise里所建立的工程-On the use of the 4-port lcd1602 display, usually by 8-port display the uploaded this is ise in the established engineering
<陈建祥> 在 2024-10-11 上传 | 大小：32768 | 下载：0

[VHDL编程] N-jifenpin

说明：用verilog编写的N倍奇分频源码，大家可以参考一下哈哈哈。希望大神指正-With verilog written N times odd divider source code, you can refer to Ha ha ha. Great God hope corrected
<陈建祥> 在 2024-10-11 上传 | 大小：175104 | 下载：0