资源列表

« 1 2 ... .56 .57 .58 .59 .60 3961.62 .63 .64 .65 .66 ... 4311 »

[VHDL编程lab3_1

说明:VHDL利用四位拨盘输入数据,输入两个数,显示于数码管,另两个数码管显示其取反,四个数字再留个数码管上以一秒为周期左移-VHDL use four dial input data, input two numbers displayed on the digital control, the other two digital display its negation, then leave a four-digit digital t
<刘天> 在 2024-10-11 上传 | 大小:673792 | 下载:0

[VHDL编程lab4_1

说明:时钟同步状态机模块化模板,点击转换信号则转换·至下一状态,设置有按键消颤-Clock synchronization state machine Modular template
<刘天> 在 2024-10-11 上传 | 大小:262144 | 下载:0

[VHDL编程lab4_2

说明:脉冲宽度测量,按下按键开始脉冲宽度的测量,并设计有复位溢出信号,采用状态机模块化设计方法-Pulse width measurement, press the button to start measuring the pulse width, and the design of the overflow reset signal, using the state machine Modular Design
<刘天> 在 2024-10-11 上传 | 大小:342016 | 下载:0

[VHDL编程lab3

说明:数码管扫描电路,通过扫描数码管实现多个数码管同时显像功能-Digital scanning circuit, through digital scanning of multiple simultaneous digital imaging capabilities
<刘天> 在 2024-10-11 上传 | 大小:1477632 | 下载:0

[VHDL编程lab3_2

说明:加/减可调十六位计数器,可以清零,代码清晰-Plus/minus sixteen adjustable counter can be cleared, the code clear
<刘天> 在 2024-10-11 上传 | 大小:497664 | 下载:0

[VHDL编程Reed-Solomon-RS-ENCODE-DECODE

说明:支持GF(2^n)域的rs编解码,可直接修改参数实现不同方式的RS编码和解码-This program is an encoder/decoder for Reed-Solomon codes.
<songyongbin> 在 2024-10-11 上传 | 大小:4096 | 下载:0

[VHDL编程PWM-Smart_CAR_Project

说明:FPGA循迹小车,可自回归,可进行PWM互补调速-FPGA car tracking, self-regression, can be complementary PWM Speed
<QinYUN575> 在 2024-10-11 上传 | 大小:438272 | 下载:0

[VHDL编程chuankou

说明:基于fpga和stc15L408ad单片机的串口通信程序,一次可发送16位-Stc15L408ad based fpga and microcontroller serial communication procedures, one can send 16
<liaojinbao> 在 2024-10-11 上传 | 大小:773120 | 下载:0

[VHDL编程license

说明:Altera QuartusII V15.0
<Boram> 在 2024-10-11 上传 | 大小:72704 | 下载:0

[VHDL编程AD_sampling

说明:verilog TLC549采样控制程序-verilog TLC549 sampling control program
<梁论点> 在 2024-10-11 上传 | 大小:1024 | 下载:0

[VHDL编程h2d

说明:使用Verilog语言编写的16进制转10进制程序-Verilog language using hexadecimal decimal program turns 10
<白小白> 在 2024-10-11 上传 | 大小:1024 | 下载:0

[VHDL编程b2d

说明:使用Verilog语言编写的2进制转10进制程序-Using Verilog language binary program turns 10 decimal
<白小白> 在 2024-10-11 上传 | 大小:1024 | 下载:0
« 1 2 ... .56 .57 .58 .59 .60 3961.62 .63 .64 .65 .66 ... 4311 »

源码中国 www.ymcn.org