资源列表
[VHDL编程] clock_monitor
说明:时钟监测模块,在系统运行过程中,时刻保持对时钟频率的检测-Clock detection module, the system is running, keep the clock frequency detection<zhangxin> 在 2024-11-15 上传 | 大小:1kb | 下载:0
[VHDL编程] ahb_verilog_design
说明:代码为ahb interface ,用verilog编写的,包括仿真和综合。-Code for the interface AHB, written in Verilog, including simulation and synthesis.<陈奇> 在 2024-11-15 上传 | 大小:526kb | 下载:0
[VHDL编程] tlk2711test
说明:用verilog语言实现了tlk2711serdes芯片的高速串行功能,包含工程与仿真文件,亲测可用-Using Verilog language to achieve a high-speed serial tlk2711serdes chip function, including the project and the simulation file, pro test available<张晶晶> 在 2024-11-15 上传 | 大小:13.64mb | 下载:0
[VHDL编程] Soc_Audio_v5
说明:DE1 audio soc,xue xi audio process by Altera soc FPGA-DE1 audio soc<张山> 在 2024-11-15 上传 | 大小:59.81mb | 下载:0