[VHDL编程] multier

说明：流水线高速并行乘法器，流水线设计，并行加法计算-High-speed parallel pipelined multiplier
<罗昕颉> 在 2024-10-11 上传 | 大小：1024 | 下载：0

[VHDL编程] SP605_V4_beifen_V2_success

说明：基于FPGA内核microblaze的开发，使用的开发板是SP605，采用双备份冗余设计，实现了开发板上灯的控制。-Based on FPGA kernel MicroBlaze development, using the development board is SP605, the use of dual redundancy design, to achieve the development of the board on t
<icbm> 在 2024-10-11 上传 | 大小：35524608 | 下载：0

[VHDL编程] sobel_edge_detect

说明：sobel边缘检测，用于图像处理。实现了该算法在FPGA上的实现代码。-Sobel edge detection for image processing.Implementation of the algorithm to achieve the FPGA code.
<icbm> 在 2024-10-11 上传 | 大小：4096 | 下载：0

[VHDL编程] adaptivefi-filter

说明：this code consists of adaptive fir filter algorithm using LMS based approach.
<varalakshmi> 在 2024-10-11 上传 | 大小：28672 | 下载：0

[VHDL编程] rc4

说明：RC4 is the most popular stream cipher in the domain of cryptology. RC4 consist of two algorithms Key Scheduling Algorithm (KSA) and Pseudo-random generation algorithm (PRGA).
<varalakshmi> 在 2024-10-11 上传 | 大小：49152 | 下载：0

[VHDL编程] Psoc-Design

说明：programmable silicon on chip documents
<varalakshmi> 在 2024-10-11 上传 | 大小：18491392 | 下载：0

[VHDL编程] plj

说明：频率计源代码，测量范围1hz-100Mhz，七位显示，三种量程，精度比较高-Frequency meter source code, measuring range 1hz-100Mhz, seven displays three range, high precision
<向润梓> 在 2024-10-11 上传 | 大小：3072 | 下载：0

[VHDL编程] adc0809_state

说明：利用FPGA驱动DAC0832进行数据采样-Use FPGA drives DAC0832 sampling data
<林迷糊> 在 2024-10-11 上传 | 大小：312320 | 下载：0

[VHDL编程] clk_even

说明：利用FPGA编写的通用的偶分频，适合初学者使用-Even general division
<林迷糊> 在 2024-10-11 上传 | 大小：261120 | 下载：0

[VHDL编程] yima

说明：利用VHDL语言编写的译码程序，使用一位数码管进行显示-Using VHDL language decoding program that uses a digital display using VHDL language decoding program that uses a digital tube display
<林迷糊> 在 2024-10-11 上传 | 大小：231424 | 下载：0

[VHDL编程] quanjia

说明：通过VHDL语言编写的一位全加器程序，该程序是经过元件例化的方式实现-VHDL language through a full adder program, which is the result of component instantiation way to achieve
<林迷糊> 在 2024-10-11 上传 | 大小：325632 | 下载：0

[VHDL编程] 0~99

说明：通过VHDL语言编写的计数器，可以从0开始计数当计到99时再从0开始计数-Counter by VHDL language, you can start counting when the count 0 to 99 and then starts counting 0
<林迷糊> 在 2024-10-11 上传 | 大小：288768 | 下载：0